资源列表
[VHDL编程] div_verilog
说明:基于二进制移位用verilog实现除法的两种方法-Shift based on the binary division with verilog two methods to achieve<yangchao> 在 2025-03-10 上传 | 大小:170kb | 下载:0
[VHDL编程] exp1.3_decoder3_8
说明:用VHDL及verylog语言实现3_8译码器的功能,可以在Quartus II上实现-Using VHDL and verylog language 3_8 decoder function, you can achieve in Quartus II<davidye> 在 2025-03-10 上传 | 大小:262kb | 下载:0
[VHDL编程] exp1.2_priencoder8_3
说明:用VHDL及verylog语言设计一个8_3优先编码器,可以在Quartus II中仿真-Language Design with VHDL and verylog a 8_3 priority encoder, the Quartus II simulation in<davidye> 在 2025-03-10 上传 | 大小:272kb | 下载:0
[VHDL编程] exp1.5_mux8_1
说明:用VHDL及verylog语言设计一个8选一数据选择器,可以在Quartus II中仿真-Language Design with VHDL and verylog a 8-to-one data selector, you can simulate in the Quartus II<davidye> 在 2025-03-10 上传 | 大小:275kb | 下载:0
[VHDL编程] exp1.7_adder
说明:用VHDL及verylog语言设计一个加法器,可以在Quartus II中仿真-Language Design with VHDL and verylog an adder, in the Quartus II simulation<davidye> 在 2025-03-10 上传 | 大小:253kb | 下载:0
[VHDL编程] exp1.8_Dflipflop
说明:用VHDL及verylog语言设计一个D触发器,可以在Quartus II中仿真-Language Design with VHDL and verylog a D flip-flop, the Quartus II simulation in<davidye> 在 2025-03-10 上传 | 大小:267kb | 下载:0
[VHDL编程] Spartan-6-LX9-Microboard-UserGuide
说明:XILINX SPARTAN-6 LX9 MICROBOARD FPGA DEMOBOARD FORM AVNET USER GUIDE<Alex> 在 2025-03-10 上传 | 大小:671kb | 下载:0
[VHDL编程] Spartan-6_LX9_RevB1
说明:XILNX SPARTAN-6 MICROBOARD FPGA DEMOBOARD FROM AVNET SCHEMATIC<Alex> 在 2025-03-10 上传 | 大小:1.1mb | 下载:0
[VHDL编程] UART_final
说明:利用vhdl硬件描述语言,模拟异步通用串行接口UART的通信方式,已在fpga上实际测试,通信性能不错,有一定的参考学习价值!-Using vhdl hardware descr iption language, simulated UART asynchronous serial interface common means of communication, the actual test in fpga, communicatio<孙新江> 在 2025-03-10 上传 | 大小:4.15mb | 下载:0