资源列表

« 1 2 ... .57 .58 .59 .60 .61 2462.63 .64 .65 .66 .67 ... 4311 »

[VHDL编程source

说明:FPGA SDRAM存储器控制,所有源码数据包-FPGA SDRAM memory controller, all source data packets
<lihuajin> 在 2025-03-10 上传 | 大小:12kb | 下载:0

[VHDL编程3

说明:秒表verilog 实现,顶层模块,译码模块,计数模块 -Stopwatch verilog implementation, top-level modules, decoding modules, counter modules
<li> 在 2025-03-10 上传 | 大小:1kb | 下载:0

[VHDL编程ledyyw

说明:用VHDL实现流水灯,配置管脚,并在FPGA板上得到实现-VHDL implementation of water with the lights, configuration pins, and realized in FPGA board
<严余伟> 在 2025-03-10 上传 | 大小:212kb | 下载:0

[VHDL编程ep2

说明:我在国外学习,使用CUPL编GAL,国内用的ABEL比较多,这方面资料比较少。压缩文件包含源码和仿真文件,仿真结果文件,可用wincupl或者PROTEL打开-CUPL EXAMPLE OF BUILDING A BASIC FSM IN GAL16V8
<Junchuan Wang> 在 2025-03-10 上传 | 大小:3kb | 下载:0

[VHDL编程Fibonacci

说明:Fibonacci数列的VHDL实现,程序细分为了各个模块实现了Fibonacci数列计算。Fibonacci数列:1,1,2,3,5,8...即当前元素为前两个元素之和。-Fibonacci sequence of VHDL, the program modules in order to achieve sub-Fibonacci series. Fibonacci numbers: 1,1,2,3,5,8 ... that is
<Pengcheng Li> 在 2025-03-10 上传 | 大小:8kb | 下载:0

[VHDL编程EDA_FPGA-design

说明:FPGA设计指导书 有开发环境设置 及相关例程-FPGA design guide book has set the development environment and related routines
<晨月> 在 2025-03-10 上传 | 大小:3.71mb | 下载:0

[VHDL编程09081113

说明:简单计数器,分频器,全加器等vhdl程序等-Simple counter, divider, adder vhdl procedures such as
<chen> 在 2025-03-10 上传 | 大小:2.74mb | 下载:0

[VHDL编程vhdl

说明:三人表决器(三种不同的描述方式)以及通用寄存器-Three voting machine (a descr iption of three different ways), and general-purpose registers
<Jason> 在 2025-03-10 上传 | 大小:2kb | 下载:0

[VHDL编程clock

说明:大学生篮球比赛30S计时器-30S college basketball game timer
<炎狼> 在 2025-03-10 上传 | 大小:1kb | 下载:0

[VHDL编程shizhong

说明:下面是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-udp table for hotel management. In daily life have an important role, with verilog code
<ink> 在 2025-03-10 上传 | 大小:3kb | 下载:0

[VHDL编程shizhong

说明:下面是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-Here is a realization of the development board clock program, not only can be used as clocks, additionally added a stopwatch function.
<ink> 在 2025-03-10 上传 | 大小:2kb | 下载:0

[VHDL编程tut_DE1_sdram_verilog

说明:a complete tutorial on the sdram a verilog code
<girish k> 在 2025-03-10 上传 | 大小:883kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 2462.63 .64 .65 .66 .67 ... 4311 »

源码中国 www.ymcn.org