[VHDL编程] EP3C120-LCD

说明：应用verilog语言编写的在ALTERA-CYCLONE III 开发板1602上面显示字符-Application verilog language characters shown above in 1602
<董攀峰> 在 2025-03-11 上传 | 大小：1.06mb | 下载：0

[VHDL编程] 3333

说明：层次化结构的FPGA装箱算法.Hierarchical structure of the FPGA packing algorithm.-Hierarchical structure of the FPGA packing algorithm.
<> 在 2025-03-11 上传 | 大小：295kb | 下载：0

[VHDL编程] liangzhu

说明：verilog 写的 “梁祝”乐曲演奏电路-erilog wrote " The Butterfly Lovers" music concert circuit
<陈智恒> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] CPLD_SPI

说明：单片机通过SPI接口与FPGA进行通信的VHDL代码，程序实际可用的-Microcontroller through the SPI interface to communicate with the FPGA, a very common
<寂小寞> 在 2025-03-11 上传 | 大小：1.01mb | 下载：0

[VHDL编程] Multiplication

说明：可通过简单的调节实现两个任意字节长度数据的乘法-Can be achieved by simple adjustment of two arbitrary byte-sized data multiplication
<Adam> 在 2025-03-11 上传 | 大小：1.28mb | 下载：0

[VHDL编程] memory

说明：采用类似堆栈的结构，用于存储歌曲，可实现数据的存储。-Similar stack structure used to store music, data storage can be achieved.
<Adam> 在 2025-03-11 上传 | 大小：15.41mb | 下载：0

[VHDL编程] xiaoyaundaling

说明：这是一个利用ＶＨＤＬ语言编写的校园打铃系统，它具有正常数字钟功能，通过按键的操作可以实现时间的切换显示与调整，以及春夏与秋冬两季的打铃时间表的切换控制。-This is a campus using VHDL language ring a bell system, which has normal digital clock function, the operation can be achieved through the key
<> 在 2025-03-11 上传 | 大小：386kb | 下载：0

[VHDL编程] plj

说明：这是一个利用ＶＨＤＬ编写的简易数字频率计，它所能够测量的频率范围为：０～５０ＭＨＺ，当被测量信号的频率越大则它的精度越高。-This is a simple written using VHDL digital frequency meter, it can measure the frequency range: 0 ~ 50MHZ, when the frequency of the signal being measured is
<> 在 2025-03-11 上传 | 大小：256kb | 下载：0

[VHDL编程] 74HC595-lattice-clock

说明：74HC595点阵时钟：使用74HC595芯片控制的16*16点阵时钟，流动显示时分秒，单片机：STC12C5A60S2-74HC595 lattice clock: using 74HC595 chip control 16* 16 dot matrix clock, mobile display minutes and seconds, the microcontroller: STC12C5A60S2
<陈科铭> 在 2025-03-11 上传 | 大小：30kb | 下载：0

[VHDL编程] STCFFTnew

说明：用C51通过傅李叶运算在液晶屏上显示音乐频谱，采样是4.47K-Fu Lee leaves with C51 through operations on the LCD display musical spectrum, the sampling is 4.47K
<陈科铭> 在 2025-03-11 上传 | 大小：4kb | 下载：0

[VHDL编程] VLIW_uP_code

说明：VLIW processor code in verilog
<Ren> 在 2025-03-11 上传 | 大小：14kb | 下载：0

[VHDL编程] comparator

说明：比较器的VHDL代码，采用行为级描述方法-VHDL for comparator
<xiaoheihei> 在 2025-03-11 上传 | 大小：17kb | 下载：0