[VHDL编程] 8051VHDL

说明：一个C8051 内核的VHDL程序源代码-C8051 core of a VHDL source code
<ydx> 在 2024-12-28 上传 | 大小：411kb | 下载：0

[VHDL编程] ccpu

说明：这个是用VERILOG做的一个8位功能很弱的CPU-this is a done VERILOG eight functional weak CPU
<贾振华> 在 2024-12-28 上传 | 大小：16kb | 下载：0

[VHDL编程] pluse_delay

说明： 利用VHDL语言实现单稳触发电路，稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.
<david> 在 2024-12-28 上传 | 大小：87kb | 下载：0

[VHDL编程] vhdlprogram

说明：用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system
<王永> 在 2024-12-28 上传 | 大小：5kb | 下载：0

[VHDL编程] FIR_1

说明：FIR滤波器的verilog实现，实现6级流水线的程序设计。-FIR filter Verilog, has implemented six lines of program design.
<李甫> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] TI6713DSKVHDL

说明：TI6713浮点DSP的DSK的VHDL。比较全面。可以编译运行。-TI6713 floating-point DSP DSK VHDL. More comprehensive. Compiler can run.
<丁德锋> 在 2024-12-28 上传 | 大小：31kb | 下载：0

[VHDL编程] n_dc_motor

说明：vhdl实现的直流电机控制器 通用程序 对不同fpga/cpld，可能需要修改部分源代码。-VHDL achieved DC Motor Controller General of different procedures they simply/cpld. may need to amend some source code.
<刘挺> 在 2024-12-28 上传 | 大小：2kb | 下载：0

[VHDL编程] source_verilog

说明：verilog shi 实现的加法器（8位）适用于初学asic -Verilog realized Adder (8) applies to beginners blends
<高浪> 在 2024-12-28 上传 | 大小：156kb | 下载：0

[VHDL编程] sdramcore

说明：
<韩> 在 2024-12-28 上传 | 大小：19kb | 下载：0

[VHDL编程] air_controller

说明：此为一个空调控制器，是利用FPGA来实现的，他能够完成对室内温度的调节。-this as an air-conditioning controller, is to use the FPGA to realize that he can complete the indoor temperature adjustment.
<kyhh> 在 2024-12-28 上传 | 大小：107kb | 下载：0

[VHDL编程] MAX_II_board_schematics

说明：Altera MAX II 开发板原理图-Altera's MAX II development board schematics
<周宇> 在 2024-12-28 上传 | 大小：236kb | 下载：0

[VHDL编程] CPLD_CCD

说明：实现基于CPLD的CCD采集系统设计源码-based CPLD CCD Acquisition System Design FOSS
<周宇> 在 2024-12-28 上传 | 大小：65kb | 下载：0