[VHDL编程] vhdl_examples

说明：vhdl语言例程集锦，大量丰富的程序代码，对于VHDL学习很有帮助-VHDL language routines magazines, large variety of code for VHDL helpful learning
<周宇> 在 2024-12-28 上传 | 大小：165kb | 下载：0

[VHDL编程] veriloghdl135

说明：vhdl的学习资料，教程，一起进步，共勉-VHDL learning materials, curricula, progress together, share!
<huang> 在 2024-12-28 上传 | 大小：171kb | 下载：0

[VHDL编程] color_space_converter

说明：verlog 编程 色彩空间转换 有测试文档-verlog programming color space conversion is testing documents
<周信均> 在 2024-12-28 上传 | 大小：8kb | 下载：1

[VHDL编程] ad_DCT

说明：verilog 编程 有测试文档 基于查表结构实现 离散余弦变换dct 来源：opencores -Verilog Programming is based on the test documents Lookup structure for a discrete cosine transform Extra Source : opencores
<周信均> 在 2024-12-28 上传 | 大小：33kb | 下载：0

[VHDL编程] entropy_coding

说明：用verilog 描述的嫡编码(entropy coding) 应用于图像压缩编码 有测试文档 -using Verilog His descr iption of coding (entropy coding) for image compression test files are encoded
<周信均> 在 2024-12-28 上传 | 大小：19kb | 下载：0

[VHDL编程] run_length_coding

说明：用verilog 编写 应用于图像压缩编码中 使用行程长度编码(run lengthencoding,RLE)对交流系数(Aa)进行编码。-using Verilog prepared for image compression coding using length encoding (run leng thencoding, RLE) on the exchange coefficient (Aa) coding.
<周信均> 在 2024-12-28 上传 | 大小：9kb | 下载：0

[VHDL编程] taxi1

说明：出租车计价器，简单、方便，采用verilog hdl语言编写，所用平台是MAXPLUS软件-Taximeter, simple, convenient, using Verilog HDL language, by using the platform of software Segments
<zhz> 在 2024-12-28 上传 | 大小：954kb | 下载：0

[VHDL编程] verilog_jpeg

说明：用verilog 描写 应用于数字图像压缩系统--jpeg 有测试文档-using Verilog descr iption applied to digital image compression system-- a test jpeg files
<周信均> 在 2024-12-28 上传 | 大小：9kb | 下载：0

[VHDL编程] manchesterforvhdl

说明：这是一个曼彻斯特编解码的VHDL源代码，非常好，值得一看。-Manchester codec VHDL source code, a very good eye-catcher.
<赵云> 在 2024-12-28 上传 | 大小：10kb | 下载：0

[VHDL编程] PCIarbitration

说明：这是PCI 仲裁机制的VHDL源码，它实现了PCI仲裁机制。-PCI arbitration mechanism VHDL source code, it achieved a PCI arbitration mechanism.
<赵云> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] PCI_target

说明：VHDL编写的PCI代码,PCI2.2兼容,Xillinx Virtex与Spantan II 优化,33M主频,32位宽度,全目标功能等.-prepared by the PCI VHDL code, PCI2.2 compatible Xillinx Virtex II and Spantan optimized route speed, 32-bit width, the whole objective functions.
<citybus> 在 2024-12-28 上传 | 大小：825kb | 下载：0

[VHDL编程] VLSIrtl_spi

说明：verilog语言写的SPI接口,全同步设计,低门数,可以很容易应用到嵌入设计方案中.-Verilog language to write the SPI interface, all synchronous design, low gate count. it is very easy to use embedded design programs.
<citybus> 在 2024-12-28 上传 | 大小：45kb | 下载：0