资源列表
[VHDL编程] any_to_1024x768@60
说明:将分辨率大于1024x768任意帧频的视频输入转换为1024x768@60Hz VGA输出-The 1024x768 resolution is greater than at any fr a me rate video input is converted to 1024x768 @ 60Hz VGA output<a385799425> 在 2024-11-19 上传 | 大小:5.56mb | 下载:0
[VHDL编程] bayer_sensor_mod
说明:基于verilog编写的 CMOS sensor 模型,可以输出bayer 数据,尺寸可调-Verilog prepared by the CMOS sensor model, you can output bayer data, size adjustable<冯代高> 在 2024-11-19 上传 | 大小:1kb | 下载:0
[VHDL编程] FPGA_BDPSK
说明:FPGA实验_BDPSK调制解调器设计(包含10个模块)-Experimental _BDPSK modem FPGA design (including 10 modules)<俞华义> 在 2024-11-19 上传 | 大小:4kb | 下载:0