[VHDL编程] Borax_BA5_SoC_Kit_Rev2

说明：骏龙科技有限公司Borax开发板SoC_Kit的实例程序，适合此开发板的使用者-Cytech technology Borax development board SoC_Kit examples of procedures for the development board users
<Hunter> 在 2025-01-16 上传 | 大小：1.76mb | 下载：0

[VHDL编程] ITU_656_Encoder

说明：ITU_656协议下的图像编程代码，适用于此协议下传输图像的开发者-The image programming code under the ITU_656 protocol, suitable for transmission of images to developers under this Agreement
<Hunter> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] CLK_DIV_IP_packager

说明：Vivado IP packager的实例。Vivado版本2014.2，使用Verilog语言对一个分频程序打包。-Examples of Vivado IP packager. Vivado version 2014.2, using the Verilog language for a division of the program package.
<LIU-Jianlinag> 在 2025-01-16 上传 | 大小：674kb | 下载：0

[VHDL编程] FPGAcode

说明：verilog HDL语言编程实现比较、分频、除法、阻塞与非阻塞语句的源文件和test文件-compare, division,half_clock,block and unblock
<wxy> 在 2025-01-16 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGAcode

说明：函数，任务，有限状态机，状态机接口设计，SRAM设计FIFO的代码实现-Functions, tasks, finite state machine, the state machine interface design, SRAM FIFO design code implements
<wxy> 在 2025-01-16 上传 | 大小：8kb | 下载：0

[VHDL编程] mux

说明：verilog code it is about multiplexer
<myank jaiswal> 在 2025-01-16 上传 | 大小：102kb | 下载：0

[VHDL编程] serial

说明：此为Verilog写的功能测试函数，主要用于模块的测试，本程序已调试成功。-This is the function of test functions written in Verilog, mainly used in the test module, the program has been successful debugging.
<尹框> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VD_212_correction

说明：对田耘等所著《无线通信FPGA设计》中第324页代码错误进行了更正，并对代码进行了注释。同时给出了测试激励文件。-Tian Yun and other book Wireless Communications FPGA design on page 324 of the code error has been corrected, and the code of the comments.At the same time gives
<LIU-Jianlinag> 在 2025-01-16 上传 | 大小：239kb | 下载：0

[VHDL编程] fenpin5_5

说明：Verilog 语言实现利用FPGA对输入方波实现5.5分频-the frequency of a rectangular wave is divided 5.5 using the FPGA
<王斌一> 在 2025-01-16 上传 | 大小：340kb | 下载：0

[VHDL编程] master_bla

说明：master bla altera quartus II version 15
<wira> 在 2025-01-16 上传 | 大小：2kb | 下载：0

[VHDL编程] altdq_dqs2

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2025-01-16 上传 | 大小：2.15mb | 下载：0

[VHDL编程] alt_xaui

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2025-01-16 上传 | 大小：6.13mb | 下载：0