资源列表

« 1 2 ... .93 .94 .95 .96 .97 3798.99 .00 .01 .02 .03 ... 4311 »

[VHDL编程QPSK

说明:QPSK调制是数字调制解调中 最为常见的调制方式之一,此Verilog 文件可以在FPGA上实现QPSK的调制方式-QPSK modulation is one of the most common digital modem modulation scheme, this Verilog file QPSK modulation scheme can be implemented on FPGA
<陆从乐> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程fsk_two

说明:FSK是数字调制中最为常见的一种调制方式 Verilog 文件可以在FPGA上完成实现功能。-FSK is a digital modulation in the most common form of modulation can be done to achieve functional Verilog file on the FPGA.
<陆从乐> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程qam16

说明:QAM16是数字调制方式中最为常见的 方式之一,这里的Verilog 文件可以在 FPGA上实现的。-QAM16 digital modulation scheme is one of the most common ways here Verilog files can be implemented on the FPGA.
<陆从乐> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程zengliangPID

说明:pid算法中的增量式pid类型算法,偏差计算模块的详细程序-Type pid algorithm of incremental pid algorithm, deviation calculation module of the program in detail
<孙伟> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程sha1

说明:SHA1 hashing algorithm core.Basic architecture modified to perform 5 basic algorithm steps at single clock cycle.
<MediuM> 在 2024-11-18 上传 | 大小:17kb | 下载:0

[VHDL编程pd

说明:使用线性CCD测量2点之间的距离。FPGA的源代码-CCD FPGA
<qiudongping> 在 2024-11-18 上传 | 大小:2.21mb | 下载:0

[VHDL编程COM_REV

说明:基于FPGA的串口接收程序,标准通用的串口接收程序-FPGA-based receiver program
<Miss Yin> 在 2024-11-18 上传 | 大小:48kb | 下载:0

[VHDL编程DDR-SDRAM-Controller

说明:DDR SDRAM控制器verilog代码及中文说明文档-DDR SDRAM Controller Using Virtex-5 FPGA Devices
<马龙> 在 2024-11-18 上传 | 大小:256kb | 下载:0

[VHDL编程Verilog_study

说明:常用逻辑器件硬件描述合集,Verilog描述已通过编译,可直接嵌入使用-Hardware descr iption collection of common logic devices
<GT> 在 2024-11-18 上传 | 大小:234kb | 下载:0

[VHDL编程ethernet_test

说明:以太网FPGA通信,verilog代码,实现双向通信-Ethernet FPGA communication
<徐辉> 在 2024-11-18 上传 | 大小:2.08mb | 下载:0

[VHDL编程RGB2Y_lattice

说明:这是基于lattice fpga数据转换的一个模块,将rgb888转成标准的yuv中的亮度y。整个工程在diamond2.0版本下编译运行。-This is based on a modular lattice fpga data conversion, it will turn into a standard rgb888 yuv luminance y. The whole project is compiled to run un
<xie> 在 2024-11-18 上传 | 大小:1.4mb | 下载:0

[VHDL编程13_smg_interface_demo

说明:计时器,并使用数码管来显示。计数程序产生一个6位的十进制的计数器,个位的计数为 100ms, 个位计到9进位,所以十位的计数为1s, 百位为 10s, 依次类推(A timer, and a digital tube to display.The counting program produces a 6 bit decimal counter, the number of bits is 100ms, the bit is 9, so
<峰123456> 在 2024-11-18 上传 | 大小:430kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 3798.99 .00 .01 .02 .03 ... 4311 »

源码中国 www.ymcn.org