[VHDL编程] fen5

说明： verilog语言 实现5分频程序-Verilog language frequency procedure 5
<柯富茗> 在 2024-10-15 上传 | 大小：2719744 | 下载：0

[VHDL编程] led

说明：一个简单的在fpga上实现循环跑马灯的程序-A simple cycle in the FPGA to achieve the procedure Marquee
<柯富茗> 在 2024-10-15 上传 | 大小：313344 | 下载：0

[VHDL编程] uart_verilog

说明：用verilog编写的标准异步串行通行程序，供大家参考！-Prepared using Verilog standard asynchronous serial passage procedures for your reference!
<谢谢> 在 2024-10-15 上传 | 大小：5120 | 下载：0

[VHDL编程] Verilog

说明：这是verilog的练习题，希望帮助学习erilog的同学已经学者-This is a Verilog the exercises, in order to help students learn erilog have scholars
<linsicheng> 在 2024-10-15 上传 | 大小：78848 | 下载：0

[VHDL编程] phase_lock_vhdl

说明：在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.-To achieve phase-locked loop in the VHDL source code and documentation. Normally used when the frequency or frequency-doubling phase locked.
<刘科> 在 2024-10-15 上传 | 大小：167936 | 下载：0

[VHDL编程] DEMO5_VGA_img

说明：VGA 显示 彩条显示 VHDL FPGA-VGA color display shows VHDL FPGA
<金可有> 在 2024-10-15 上传 | 大小：55296 | 下载：0

[VHDL编程] VHDL

说明：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。 6.具备
<pengfu> 在 2024-10-15 上传 | 大小：5782528 | 下载：0

[VHDL编程] flash_led

说明：EPM1270下的 LED闪烁程序，对初学者入门非常有帮助-LED blinking under EPM1270 procedures, entry-very helpful for beginners
<wangwenzhuan> 在 2024-10-15 上传 | 大小：217088 | 下载：0

[VHDL编程] 200881022729529

说明：eda出租车计价器的实现,实现计费,路程,速度,-EDA Taximeter realization, the realization of billing, distance, speed,
<qian> 在 2024-10-15 上传 | 大小：211968 | 下载：0

[VHDL编程] i2c_slave

说明：i2c slave 分享給大家驗證有點issue-i2c slave to everyone to share a bit authentication issue
<alex> 在 2024-10-15 上传 | 大小：362496 | 下载：0

[VHDL编程] high_speed_tap8_DDS

说明：用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。-Verilog prepared with high-speed 8-way parallel dds modules for use with high-speed da (1ghz or above) interface have any frequency sine wave, the modu
<yangyu> 在 2024-10-15 上传 | 大小：5120 | 下载：0

[VHDL编程] sin.tar

说明：神奇的sin波生成verilog源码，非常简单的代码无需乘法即可生成sin,cos，值得搞算法的人借鉴-Magic sin wave generated Verilog source code, the code is very simple multiplication can be generated without sin, cos, worthy people from engaging in algorithm
<yangyu> 在 2024-10-15 上传 | 大小：2048 | 下载：0