资源列表

« 1 2 ... .88 .89 .90 .91 .92 3793.94 .95 .96 .97 .98 ... 4311 »

[VHDL编程Verilog-HDL-introduction

说明:简单实用的Verilog HDL 入门教程-Verilog HDL introduction
<mengmeng> 在 2024-11-19 上传 | 大小:257kb | 下载:0

[VHDL编程cic_core

说明:CIC CORE is very good core for your projects.
<afshin shoeibi> 在 2024-11-19 上传 | 大小:87kb | 下载:0

[VHDL编程hilbert_transformer_latest

说明:Hilbert Transform Core is very best for your projects.
<afshin shoeibi> 在 2024-11-19 上传 | 大小:791kb | 下载:0

[VHDL编程mspi

说明:通过SPI接口给一段位宽16位长度为8的配置寄存器进行赋值。这些配置寄存器均要求可读可写。并编写激励进行测试,先写后读,验证功能正确性。SPI接口电路的具体要求如下: (1)输入信号为全局复位信号reset,片选信号cs,串行输入时钟信号sclk,串行数据输入信号sdi和串行数据输出信号sdo。 (2)每个传输周期进行一次16位的数据传输。每个传输周期内共传输24比特的数据,其中最开始的两个比特为10时表示读操作,最开始的两
<粥米> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程BTO

说明:这是一个十六进制显示译码器,可在EDA板子上实现,希望对大家有帮助-This is a hexadecimal display decoder may be implemented on EDA board, we hope to help
<郎金溪> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程i2s_dome2

说明:音频接口I2S的Verilog实现, -Audio port of Verilog
<ZHU> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程coordinate-transformation

说明:实现坐标变换,包括clark和park变换,clark变换实现三相静止坐标转换到两相静止坐标,park变换实现两相静止坐标转换到两相旋转坐标-Achieve coordinate transformation, including clark and park transform, clarke transform phase static coordinate conversion to the two-phase stationar
<cpf> 在 2024-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程TLV5630ceshi

说明:TLV5630 DA转换芯片FPGA控制程序源代码,verilog编写-TLV5630 DA converter chip FPGA control program source code, verilog prepared
<陈照> 在 2024-11-19 上传 | 大小:3.33mb | 下载:0

[VHDL编程Lvbo

说明:实现信号滤波,可根据外部信号毛刺干扰的特点改变滤波时钟来改变滤波宽度-Achieve signal filtering, the filter can be changed according to the characteristics of the external clock signal glitch to change the filter width
<cpf> 在 2024-11-19 上传 | 大小:5kb | 下载:0

[VHDL编程Asy_slavefifo_rdwr(141027)

说明:FPGA 控制CY7C68013A芯片的收发程序,调试通过,最高速度18M-CY7C68013A chip transceiver FPGA control procedures, debugging through, the maximum speed of 18M
<陈照> 在 2024-11-19 上传 | 大小:12.97mb | 下载:0

[VHDL编程PWM-dead-zone

说明:实现PWM输出的死区控制,可保证避免上下桥臂同时导通损坏功率器件-Achieve PWM output dead time control, can guarantee to avoid simultaneous conduction of upper and lower leg damage power devices
<cpf> 在 2024-11-19 上传 | 大小:3kb | 下载:0

[VHDL编程uart_tras

说明:FPGA编写的串口发送程序,调试通过,分模块实现。-FPGA prepared by the serial transmission program, debugging through, sub-modules.
<陈照> 在 2024-11-19 上传 | 大小:697kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 3793.94 .95 .96 .97 .98 ... 4311 »

源码中国 www.ymcn.org