资源列表
[VHDL编程] Verilog-HDL-introduction
说明:简单实用的Verilog HDL 入门教程-Verilog HDL introduction<mengmeng> 在 2024-11-18 上传 | 大小:257kb | 下载:0
[VHDL编程] cic_core
说明:CIC CORE is very good core for your projects.<afshin shoeibi> 在 2024-11-18 上传 | 大小:87kb | 下载:0
[VHDL编程] hilbert_transformer_latest
说明:Hilbert Transform Core is very best for your projects.<afshin shoeibi> 在 2024-11-18 上传 | 大小:791kb | 下载:0
[VHDL编程] coordinate-transformation
说明:实现坐标变换,包括clark和park变换,clark变换实现三相静止坐标转换到两相静止坐标,park变换实现两相静止坐标转换到两相旋转坐标-Achieve coordinate transformation, including clark and park transform, clarke transform phase static coordinate conversion to the two-phase stationar<cpf> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] TLV5630ceshi
说明:TLV5630 DA转换芯片FPGA控制程序源代码,verilog编写-TLV5630 DA converter chip FPGA control program source code, verilog prepared<陈照> 在 2024-11-18 上传 | 大小:3.33mb | 下载:0
[VHDL编程] Asy_slavefifo_rdwr(141027)
说明:FPGA 控制CY7C68013A芯片的收发程序,调试通过,最高速度18M-CY7C68013A chip transceiver FPGA control procedures, debugging through, the maximum speed of 18M<陈照> 在 2024-11-18 上传 | 大小:12.97mb | 下载:0
[VHDL编程] PWM-dead-zone
说明:实现PWM输出的死区控制,可保证避免上下桥臂同时导通损坏功率器件-Achieve PWM output dead time control, can guarantee to avoid simultaneous conduction of upper and lower leg damage power devices<cpf> 在 2024-11-18 上传 | 大小:3kb | 下载:0