[VHDL编程] ASK_modulation_code

说明：ASK调制VHDL程序，好用，已测试通过-ASK modulation VHDL program, easy to use, has been tested
<于工> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] CPSK_modulation_code

说明：CPSK调制VHDL程序，测试正确，已使用-CPSK modulation VHDL procedures, the test is correct, has been used
<于工> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] ex1_clkdiv

说明：这个实验可以说是verilog入门最基础的实验了，我们不做太多的理论分析，实践是硬道理。 当CPLD的I/O（ FM）为低电平时，三极管导通， 蜂鸣器发声。-This experiment can be said to be the most basic experiments verilog entry, and we do not do a lot of theoretical analysis, practice is the l
<贺亚晨> 在 2024-10-15 上传 | 大小：503808 | 下载：0

[VHDL编程] ex2_key

说明：该实验需要实现一个简单的三个按键分别控制三个发光二极管亮或暗的控制。 例如， 按键 1 控制发光二极管 1。 上电初始发光二极管 1 不亮， 当检测到按键 1 被按下后， 发光二极管 1 则点亮， 按键 1 再次被按下时，发光二极管 1 则不亮，如此反复。 该实验需要把握好按键消抖检测的设计技巧。 -The experiment needs to implement a simple three buttons control the
<贺亚晨> 在 2024-10-15 上传 | 大小：306176 | 下载：0

[VHDL编程] ex3_johnson

说明：所谓 Johnson 计数器， 其实说白了无非就是复杂一点的流水灯实验。 流水灯加上了按键控制，流水灯的开启关闭和变化方向在按键的控制下进行。本实例是带停止控制的双向4bit Johnson 计数器，可以通过 LED 灯直观的在学习板上进行演示。-The so-called Johnson counters, in fact, plainly nothing more than a little water lamp complex e
<贺亚晨> 在 2024-10-15 上传 | 大小：139264 | 下载：0

[VHDL编程] ex4_seg7

说明：7 段数码管（ 不算小数点） 的原理也很简单， 它无非是由 7 个发光二极管组成。 这 7 个发光二极管有一个公共端， 必须接GND（ 共阴极数码管） 或者接 VCC（ 共阳极数码管）。 对7 个二极管的另一端进行控制， 相应的就能控制他们的亮暗。 不同的亮暗组合就产生了数字0-9 的显示效果。-7-segment (not counting the decimal point) is also very simple principl
<贺亚晨> 在 2024-10-15 上传 | 大小：146432 | 下载：0

[VHDL编程] ex5_mux

说明：乘法器是众多数字系统中的基本模块。 从原理上说它属于组合逻辑范畴；但从工程实际设计上来说，它往往会利用时序逻辑设计的方法来实现，属于时序逻辑的范畴。通过这个实验使大家能够掌握利用 FPGA/CPLD 设计乘法器的思想，并且能够将我们设计的乘法器应用到实际工程中。 -The multiplier is the number of a digital system in the basic module. From the principl
<贺亚晨> 在 2024-10-15 上传 | 大小：435200 | 下载：0

[VHDL编程] askisi

说明：Simple vhdl code example
<Avgeris Thanasis> 在 2024-10-15 上传 | 大小：3072 | 下载：0

[VHDL编程] tanchishe

说明：VHDL实现的贪吃蛇，碰到自己身体或规定范围壁障游戏结束，每吃3个点身体长度加1-VHDL Snake
<ken> 在 2024-10-15 上传 | 大小：3072 | 下载：0

[VHDL编程] DS18B20

说明：DS18B20的FPGA驱动程序，DS18B20的FPGA驱动程序。-the driver of DS18B20.
<田春东> 在 2024-10-15 上传 | 大小：215040 | 下载：0

[VHDL编程] add

说明：硬件描叙语言实现一个加法器，开发环境使用的是libreo，用的是Verilog语言-Hardware descr iption language to realize an adder, development environment using the libreo, with Verilog language
<刘锋> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] FPGA-Projects-master

说明：FPGA BASYS3 PROJECTS
<prasannasaragada> 在 2024-10-15 上传 | 大小：55296 | 下载：0