[VHDL编程] TIMER

说明：用Verilog语言模拟的数字时钟的功能，时分秒工能都有，适合做毕设，完整工程-Verilog language simulation of the digital clock function, the time of the second division of the work can be, for the completion of the project, complete
<ww> 在 2024-11-17 上传 | 大小：638kb | 下载：0

[VHDL编程] 8bits

说明：用Verilog语言模拟的8位优先编码器，可作为课堂作业实用，是完整工程代码-Using Verilog language simulation of the 8 priority encoder, can be used as a classroom operation, is a complete code
<ww> 在 2024-11-17 上传 | 大小：100kb | 下载：0

[VHDL编程] Binary-BCD-code

说明：用Verilog语言写的二进制转BCD码,可以作为课堂教学实验或者课后作业，有完整工程代码-Written in Verilog language transfer binary BCD code, can be used as a teaching experiment or the homework, a complete project code
<ww> 在 2024-11-17 上传 | 大小：180kb | 下载：0

[VHDL编程] Four-input-static-display

说明：用Verilog语言写四位静态输入显示，可做课堂实验后课后作业，有完整代码-Written in Verilog language, according to the four static input to do homework after class experiment, has a complete code
<ww> 在 2024-11-17 上传 | 大小：30kb | 下载：0

[VHDL编程] design_pcie-based-on-FPGA

说明：the interface design of pcie based on FPGA
<lin> 在 2024-11-17 上传 | 大小：12.27mb | 下载：0

[VHDL编程] PCI_Express

说明：详解PCIE基础，架构等，从基础了解到深入理解，适合基础差的-Good explain to pcie for who want to know it
<lin> 在 2024-11-17 上传 | 大小：514kb | 下载：0

[VHDL编程] ds1302

说明：使用verliog设计实现驱动DS1302，利用altera的cyclone第四代验证通过-Design and implementation using verliog drive DS1302, use altera' s fourth-generation verified by cyclone
<吴刚> 在 2024-11-17 上传 | 大小：3.52mb | 下载：0

[VHDL编程] stp

说明：使用verliog驱动stp液晶显示屏，通过altera的cyclone 第四代验证通过-Stp using verliog drive LCD screen, through altera verified by the fourth generation of cyclone
<吴刚> 在 2024-11-17 上传 | 大小：3.55mb | 下载：0

[VHDL编程] ps2

说明：使用verliog实现ps2键盘接口的驱动，通过altera cyclone 第四代验证通过-Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone
<吴刚> 在 2024-11-17 上传 | 大小：3.15mb | 下载：0

[VHDL编程] vga_interface

说明：使用verliog实现vga接口的封装，使用altera cyclone第四代验证通过-Use verliog achieve vga interface package, use altera cyclone verified by the fourth generation
<吴刚> 在 2024-11-17 上传 | 大小：3.65mb | 下载：0

[VHDL编程] booth_multiplier

说明：使用verliog设计实现booth乘法器，通过modelsim仿真验证通过-Use verliog design implementation booth multiplier by simulation by modelsim
<吴刚> 在 2024-11-17 上传 | 大小：470kb | 下载：0

[VHDL编程] booth_multiplier_modify

说明：使用verliog改进传统的booth乘法器，通过modelsim仿真验证通过-Use verliog improve the traditional booth multiplier, verified by simulation by modelsim
<吴刚> 在 2024-11-17 上传 | 大小：549kb | 下载：0