资源列表

« 1 2 ... .58 .59 .60 .61 .62 3863.64 .65 .66 .67 .68 ... 4311 »

[VHDL编程DES_verilog

说明:用verilog实现的DES(Data Encryption Standard数据加密标准),把64位明文输入变为64位密文输出块。-Using DES (Data Encryption Standard Data Encryption Standard) verilog to achieve, the 64 plaintext input into 64 output ciphertext block.
<荣志强> 在 2024-11-17 上传 | 大小:466kb | 下载:0

[VHDL编程uart_lcd_display_XUP

说明:Uart串口通信程序,PC机向FPGA的串口发送数据,FPGA的串口收到数据后回传到PC机,同时显示在lcd屏。-Uart serial communication program: The serial port of PC sends data to the FPGA. After the serial port of FPGA receives the data, FPGA sends the received data back
<queen> 在 2024-11-17 上传 | 大小:1.05mb | 下载:0

[VHDL编程an181_2_2

说明:Excalibur FPGA多主参考设计-Excalibur Solutions— Multi-Master Reference Design
<固永> 在 2024-11-17 上传 | 大小:804kb | 下载:0

[VHDL编程fft1024-verilogCODE

说明:fft 1024点verilog代码,适用于基-4的FFT算法描述,使用quartus,modelsim,-fftpoint 1024 verilog code
<tao> 在 2024-11-17 上传 | 大小:51kb | 下载:0

[VHDL编程rcvr

说明:verilog的串口接收程序,有详细注释,适合学习-verilog serial port to receive the program, there are detailed notes, suitable for learning
<吕攀攀> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程N-DtoA-VHDL-AMS

说明:下面是一个混合信号的例子,是一个N位D/A转换器的VHDL-AMS描述-The following is an example of a mixed signal that is a N bit D/A converter described in VHDL-AMS
<杜子腾> 在 2024-11-17 上传 | 大小:7kb | 下载:0

[VHDL编程Op-Amp-Model(VHDL-AMS)

说明:模拟信号模型-运算放大器模型Op Amp Model的VHDL-AMS程序-Analog signal model- op amp model Amp Model VHDL-AMS Op program
<杜子腾> 在 2024-11-17 上传 | 大小:23kb | 下载:0

[VHDL编程hdlrecord

说明:Bluespec sample program and program for comparator. Cyclone 2 FPGA Real Time Clock program.
<ad> 在 2024-11-17 上传 | 大小:352kb | 下载:0

[VHDL编程diffofsignalandvariable

说明:How signals and variables are declared and used in vhdl
<Arun Kumar> 在 2024-11-17 上传 | 大小:99kb | 下载:0

[VHDL编程mealy_is

说明:How mealy finite state machine is implemented using VHDL
<Arun Kumar> 在 2024-11-17 上传 | 大小:957kb | 下载:0

[VHDL编程tristate_dr

说明:Hardware descr iption language for combinational circuit tristate driver how it is implemented
<Arun Kumar> 在 2024-11-17 上传 | 大小:99kb | 下载:0

[VHDL编程adder_ckt

说明:This a source code for how adder is implemented in FPGA-This is a source code for how adder is implemented in FPGA
<Arun Kumar> 在 2024-11-17 上传 | 大小:165kb | 下载:0
« 1 2 ... .58 .59 .60 .61 .62 3863.64 .65 .66 .67 .68 ... 4311 »

源码中国 www.ymcn.org