资源列表
[VHDL编程] ug871_vivad_HLS_tutorial
说明:Xilinx Vivado HLS 高层次综合工具的软件使用说明-Vivado HLS Xilinx high level integrated tool for the use of software instructions<taxue4485> 在 2024-11-17 上传 | 大小:7.41mb | 下载:0
[VHDL编程] clk_generator
说明:时钟分频的verilog代码,能够实现小数分频,文件为Xilinx ISE工程文件-Frequency clock divider verilog codes, it is possible to achieve fractional file to Xilinx ISE Project Files<duzengquan> 在 2024-11-17 上传 | 大小:381kb | 下载:0
[VHDL编程] absolute2relative_coding
说明:ISE编程仿真DPSK中相对码和绝对码的转换-DPSK code conversion relative and absolute code<sxx> 在 2024-11-17 上传 | 大小:2.13mb | 下载:0
[VHDL编程] counter6display
说明:ISE环境下Verilog变成实现六位计数器并用7段显像管显示-ISE Verilog environment becomes realized under six counter with 7-segment display CRT<sxx> 在 2024-11-17 上传 | 大小:175kb | 下载:0