[VHDL编程] final_project

说明：bist generator for low power and optimization
<dharmen> 在 2024-10-13 上传 | 大小：275456 | 下载：0

[VHDL编程] lplfsrcodes

说明：low power shift register is used for very low power
<dharmen> 在 2024-10-13 上传 | 大小：3072 | 下载：0

[VHDL编程] jishu99

说明：100进制计数器程序，随着时钟自动计数并且在七段LED数码管上显示出来-100 binary counter, with the clock is automatically counted and displayed on the seven-segment LED digital tube
<cyx> 在 2024-10-13 上传 | 大小：306176 | 下载：0

[VHDL编程] part1

说明：The experimental control development board to complete the above SDRAM read and write capabilities. SDRAM write data inside first and then read out the data to compare, if you do not match the changes on the adoption o
<mehdi> 在 2024-10-13 上传 | 大小：76800 | 下载：0

[VHDL编程] AVA6SV2_LCD

说明：Vhdl Code for lcd 16*2 . display text and how to rotate a text in lcd with pure vhdl code
<mehdi> 在 2024-10-13 上传 | 大小：80896 | 下载：0

[VHDL编程] AVA6SV2_DIPLED

说明：A project in vhdl that uses 74hc595 to read up to 16 key and write to 4*7seg simultaneously in pure vhdl code.
<mehdi> 在 2024-10-13 上传 | 大小：304128 | 下载：0

[VHDL编程] 4bitmultiplier

说明：its a verilog coding of a multiplier. it multiply 2 values each of width having 4bit
<nizam42> 在 2024-10-13 上传 | 大小：1024 | 下载：0

[VHDL编程] Sequence-Detector

说明：利用状态机设计一个序列检测器，用以检测“1101”。用btn[1]和btn[0]作为输入分别代表1和0，输入的当前数字显示在数码管最后一位，每当新输入一个数字，之前输入的数字左移一位，依次显示出最近输入的四位数字，无输入时数码管不显示任何数字。clk时钟需要分频后才可作为检测时钟（建议分频至190Hz），每当检测到序列中有“1101”出现时，led[0]点亮，即数码显示管上显示“1101”时led[0]点亮；当按下btn[2]时恢复初始
<刘东辉> 在 2024-10-13 上传 | 大小：4096 | 下载：0

[VHDL编程] Digital-Password-Lock

说明：数字密码锁具体要求如下： 1. 系统密码设置使用拨位开关sw[7:0]，限定为4位密码；sw[7:6]、sw[5:4]、sw[3:2]、sw[1:0]分别对应从左到右密码的第1、2、3、4位；每一位的取值范围限定在0、1、2三个数中。 2. 用btn[2:0]作为输入键，btn[0]、btn[1]、btn[2]分别对应的有效输入为十进制数0、1、2（由于btn数有限，系统不支持解锁含有数字3的密码）。 3. 输入的密码显示
<刘东辉> 在 2024-10-13 上传 | 大小：5120 | 下载：0

[VHDL编程] DPLL

说明：对输入信号实现1.5倍频，输入数字信号频率范围 是1050~1100Hz（不一定是50 占空比的方波，并且输入信号频率可能在1050~1100Hz内缓慢变化，频率变化速率不高于小于10Hz/s），要求输出50 占空比的信号，并且频率是输入的1. 5倍，并能够连续跟踪输入频率的以及相位改变。-The input signal to achieve the 1.5 multiplier, input digital signal frequ
<刘东辉> 在 2024-10-13 上传 | 大小：4096 | 下载：0

[VHDL编程] Screen-saver

说明：设计一个屏幕保护程序，对其编译，仿真，下载。 屏幕保护程序具体要求如下： 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据，将此模块作为屏幕保护程序的一部分，存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时，图像显示在其初始位置（C1，R1）处，（C1，R1）为图像左上角像素点初始位置。这里，我们设置的初始位置即为左上角坐标（0,0）处。 3. 按下btn[
<刘东辉> 在 2024-10-13 上传 | 大小：5120 | 下载：0

[VHDL编程] Synchronous-FIFO

说明：FIFO是英文FIRST-IN-FIRST-OUT的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便，但是缺点是只能顺序读写数据，其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的，根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of t
<刘东辉> 在 2024-10-13 上传 | 大小：4096 | 下载：0