[VHDL编程] vhdl

说明：RS232数据发送器,适合于VHDL的初学者参考-RS232 data transmitter, suitable for beginners VHDL reference
<波波> 在 2024-11-08 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdl-多功能电子表

说明：这是一个用vhdl编的多功能电子秒表，可以记录几个人的时间，并且可以在跑秒的时候查看记录。。〔原创〕-This is a series with VHDL multifunctional electronic stopwatch, can be recorded by several people, and that they could run in the second examined the records. . [Origin
<王继东> 在 2024-11-08 上传 | 大小：5kb | 下载：0

[VHDL编程] dds正弦发生器代码

说明：讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果-described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and IS
<czy> 在 2024-11-08 上传 | 大小：480kb | 下载：0

[VHDL编程] 8051的内核(vhdl)

说明：最完整最实用的8051的软核，用VHDL语言编写全部原代码，并有详细的注释介绍，对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值-most complete most practical of the 8051 soft-core, with all the preparation VHDL source code, and the Notes for a detailed briefing on the d
<czy> 在 2024-11-08 上传 | 大小：208kb | 下载：0

[VHDL编程] 经典高速乘法器IP

说明：乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of mul
<czy> 在 2024-11-08 上传 | 大小：302kb | 下载：0

[VHDL编程] ledtest

说明：用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2-for testing the water ACEX1k30 lights procedures, the frequency of 20MHz crystal oscillator. Operating environment FLEX10K
<闪核> 在 2024-11-08 上传 | 大小：124kb | 下载：0

[VHDL编程] NiosII_Exercises_Ver3

说明：NiosII_Exercises_Ver3,this niosII 3.o for cyclone
<阿乐> 在 2024-11-08 上传 | 大小：1.35mb | 下载：0

[VHDL编程] 用modelsim仿真一个正弦波产生程序

说明：用modelsim仿真一个正弦波产生程序-modelsim simulation using a sine wave generated procedures
<阿乐> 在 2024-11-08 上传 | 大小：67kb | 下载：0

[VHDL编程] fpq128

说明：自己编的一个分频器的程序模版 虽然原理很简单，经过多次实践很实用 被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,
<安德森> 在 2024-11-08 上传 | 大小：3kb | 下载：0

[VHDL编程] uP

说明：这是8位微处理器的Verilog源代码，可以欠在Flex10k10里面-This is the 8-bit microprocessor Verilog source code, can they owed in Flex10k10
<李无志> 在 2024-11-08 上传 | 大小：93kb | 下载：0

[VHDL编程] DW8051

说明：大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51
<李无志> 在 2024-11-08 上传 | 大小：649kb | 下载：0

[VHDL编程] tiny16cpu_maxII

说明：这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
<李无志> 在 2024-11-08 上传 | 大小：235kb | 下载：0