资源列表
[VHDL编程] 标准的串口通讯设计VHDL
说明：标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme<于飞> 在 2024-12-24 上传 | 大小：10kb | 下载：0
[VHDL编程] 结合XILINXCPLD RS232通信(verilog)
说明：结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source<于飞> 在 2024-12-24 上传 | 大小：119kb | 下载：0
[VHDL编程] 能综合的YCrCb2RGB模块（verilog)_采用3级流水线
说明：能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术 -can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do with fractional arithmetic, there is pipelining technology<于飞> 在 2024-12-24 上传 | 大小：1kb | 下载：0
[VHDL编程] verilog SDRAM core
说明：我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application<于飞> 在 2024-12-24 上传 | 大小：27kb | 下载：1
[VHDL编程] 35_486_bus
说明：请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the descr iption of the source file type, version of the study can not b<撒旦> 在 2024-12-24 上传 | 大小：6kb | 下载：0
[VHDL编程] uart from opencores
说明：用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好-VHDL implement serial port, it can communicate with pc, it can accept and send message, and it can be interrupted.<熊明> 在 2024-12-24 上传 | 大小：9kb | 下载：0
[VHDL编程] Cadence_manual_1.2
说明：Cadence_manual_1.2.pdf<huyongming> 在 2024-12-24 上传 | 大小：1.23mb | 下载：0
[VHDL编程] config_controller
说明：用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。-VHDL hardware descr iption language for FPGA (Cyclone II) configurations VHDL source code.<lsd> 在 2024-12-24 上传 | 大小：373kb | 下载：0