[VHDL编程] Verilog HDL Examples

说明：verilog的入门级别的例子（转载）-Verilog entry-level examples (reproduced)
<周贤> 在 2024-12-23 上传 | 大小：85kb | 下载：0

[VHDL编程] fpga学习中常用的缩略语

说明：fpga学习中常用的缩略语-commonly used abbreviations
<周贤> 在 2024-12-23 上传 | 大小：27kb | 下载：0

[VHDL编程] max2work

说明：verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
<潘绍明> 在 2024-12-23 上传 | 大小：276kb | 下载：0

[VHDL编程] MYCPU2.0

说明：用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU
<张桓铭> 在 2024-12-23 上传 | 大小：25kb | 下载：0

[VHDL编程] flowadd

说明：verilog编写的32位浮点加法器-32-bit Floating Point Addition Written in Verilog
<张桓铭> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] custom_mul

说明：vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
<刘陆陆> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] cuart

说明：verilog编写的全功能串口-verilog programme of serial port
<刘陆陆> 在 2024-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] percent

说明：verilog编写的计算百分比模块-Verilog prepared by calculating the percentage module
<刘陆陆> 在 2024-12-23 上传 | 大小：91kb | 下载：0

[VHDL编程] pipe

说明：verilog编写的流水线模块-Verilog modules prepared by the Pipeline
<刘陆陆> 在 2024-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] alu

说明：verilog编写的alu模块-Verilog modules prepared by the ALU
<刘陆陆> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl程序集

说明：本人初学VHDL时编的比较系统的VHDL源程序 巨实用 -I am learning more systematic series of practical VHDL source Giant
<李健> 在 2024-12-23 上传 | 大小：13kb | 下载：0

[VHDL编程] 基于FPGA的直接数字合成器设计

说明：1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC
<竺玲玲> 在 2024-12-23 上传 | 大小：21kb | 下载：0