[VHDL编程] ERFREE_COUNTER-vhdl

说明：maxplus2为开发环境 vhdl编写的自由 计数器 程序-maxplus2 VHDL environment for the development of free counter preparation procedures
<丁智罡> 在 2024-10-05 上传 | 大小：12288 | 下载：0

[VHDL编程] KEYBOARD_DEC-vhdl

说明：maxplus2为开发环境 vhdl编写的 键盘 程序-maxplus2 VHDL development environment for the preparation of the keyboard procedures
<丁智罡> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] SCAN-vhdl

说明：maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
<丁智罡> 在 2024-10-05 上传 | 大小：1024 | 下载：0

[VHDL编程] expi

说明：Vhdl实现计算exp功能 在apex20k上经过验证-Vhdl achieve in terms exp function on proven apex20k
<刘陆陆> 在 2024-10-05 上传 | 大小：2048 | 下载：0

[VHDL编程] gal反汇编

说明：GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel
<qq> 在 2024-10-05 上传 | 大小：4096 | 下载：0

[VHDL编程] 直流电机控制器

说明：直流电机控制器，属于精品vhdl源码，可在eda仿真工具上仿真实现-DC motor controller is excellent VHDL source code can be sown in simulation tools Simulation
<阎磊> 在 2024-10-05 上传 | 大小：2048 | 下载：0

[VHDL编程] mc8051_cyclone_nios

说明：增强型8051的VHDL源代码，两个周期执行一条指令，仿真工具为Modelsim，开发板为Altera的EP1C20开发板-enhanced 8051 VHDL source code, the implementation of a two-cycle instruction, simulation tools for Modelsim, development board for the Altera EP1C20 developm
<柳如飞> 在 2024-10-05 上传 | 大小：2000896 | 下载：0

[VHDL编程] 4dpsk

说明：4dbpsk系统的设计实现源码，几个朋友用一个假期的时间协作完成，功能非常好-The 4dbpsk system design realization source code, several friends complete it cooperation in one vacation time , the function is extremely good
<pinksmile> 在 2024-10-05 上传 | 大小：2048 | 下载：0

[VHDL编程] muxfile

说明：基于FPGA设计ADC0809采样控制器原代码-FPGA-based design ADC0809 Sampling Controller source
<王寒> 在 2024-10-05 上传 | 大小：50176 | 下载：0

[VHDL编程] 9.16fifoasi

说明：主要完成数字电视前端信号处理和缓冲作用的verilog源代码，可以直接使用 -the major digital TV front-end signal processing and buffer the Verilog source code can be used directly
<yjb_21cn> 在 2024-10-05 上传 | 大小：2761728 | 下载：0

[VHDL编程] uart_verilog

说明：包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can
<施向东> 在 2024-10-05 上传 | 大小：9216 | 下载：0

[VHDL编程] fpga1394

说明：这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.-This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.
<吴才路> 在 2024-10-05 上传 | 大小：3072 | 下载：0