[VHDL编程] 74LS-74HC

说明：常用74系列，74LS，74HC系列逻辑门电路-Used 74 series, 74LS, 74HC series logic gate
<cangmang> 在 2024-12-23 上传 | 大小：22.76mb | 下载：0

[VHDL编程] Nios_Example_07_SD_35TFT

说明：这是一个nios工程，控制TFT液晶屏的程序。FPGA平台用Verilog HDL语言编写的，MCU软核程序有C语言编写。通过这一个完成的工程，你就会明白SOPC的一些实现方法。-This is a nios engineering, control TFT LCD screen program. The FPGA platform Verilog HDL language preparation with the nuclear pr
<方芳> 在 2024-12-23 上传 | 大小：22.82mb | 下载：1

[VHDL编程] cache_test

说明：instruction cache memory
<song> 在 2024-12-23 上传 | 大小：22.68mb | 下载：0

[VHDL编程] multiprocessor_test

说明：基于FPGA的双核处理器实验，相关资料和文档说明-FPGA-based dual-core processor experiments, the relevant information and documentation
<code> 在 2024-12-23 上传 | 大小：22.67mb | 下载：0

[VHDL编程] duozhouqiCPU

说明：VHDL 多周期CPU设计。基于Quartus II平台-VHDL design of multi-cycle CPU. Quartus II-based platforms
<逆天之刃> 在 2024-12-23 上传 | 大小：22.75mb | 下载：0

[VHDL编程] DE2_115_CAMERA

说明：cycloneIV开发板完成图像数据采集，色彩空间转换，SDRAM存取数据，VGA控制等-CycloneIV development board to complete the image data acquisition, color space conversion, SDRAM access to data, VGA control etc
<yanjing> 在 2024-12-23 上传 | 大小：22.64mb | 下载：0

[VHDL编程] VLSI4

说明：The mismatch drift of dynamic circuits, which must be corrected by precharging before activation, is a fundamental process and device reliability issue for very large scale integration (VLSI) circuits. In this pape
<vel> 在 2024-12-23 上传 | 大小：22.63mb | 下载：0

[VHDL编程] ddr_flash

说明：本代码是FPGA控制读写ddrFLASH的源代码。-This code is FPGA control read and write ddrFLASH the source code.
<冯鹏飞> 在 2024-12-23 上传 | 大小：22.65mb | 下载：0

[VHDL编程] GPIO_PL_IPCORE

说明：VIVADO 2016.4 通过PS和PL实现GPIO接口的实现方式（3），这是完整工程！-VIVADO 2016.4 u901A u8FC7PS u548CP u5B4E u73B0GPIO u63A5 u53E3 u7684 u5B9E u73B0 u65B9 u5F0F uFF083 uFF09 uFF0C u8FD9 u662F u5B8C u6574 u5DE5 u7A0B uFF0
<lisq> 在 2024-12-23 上传 | 大小：22.79mb | 下载：0

[VHDL编程] modelsim-gcc-4.2.1-mingw32vc9

说明：Necessary file for Modelsim compiler on Windows
<ryulee88 > 在 2024-12-23 上传 | 大小：22.81mb | 下载：0

[VHDL编程] User_IP

说明：如何在 VIVADO 中创建用户自定义的IP(How to create user defined IP in VIVADO)
<一无窒碍 > 在 2024-12-23 上传 | 大小：22.81mb | 下载：0

[VHDL编程] multiplier_8bit_top

说明：两个8bit无符号整数相乘，模块分为控制模块和数据路径(Two 8bit data multiplies)
<yeohyong> 在 2024-12-23 上传 | 大小：22.64mb | 下载：0