资源列表

« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4311 »

[VHDL编程FFT的FPGA实现

说明:快速傅里叶变换的FPGA实现
<471512024@qq.com> 在 2009-03-23 上传 | 大小:14556166 | 下载:3

[VHDL编程FFT

说明:OFDM系统中FFT的VerilogHDL语言实现-FFT of OFDM system VerilogHDL language
<xionglei> 在 2024-10-06 上传 | 大小:14531584 | 下载:0

[VHDL编程61EDA_C2303

说明:verilog实现FFT 在quartus2环境下-using verilog to achieve FFt
<张书博> 在 2024-10-06 上传 | 大小:14555136 | 下载:0

[VHDL编程fft256

说明:quartus ii 中利用ip核生成fft模块,实现256点fft功能-quartus ii the use of nuclear generation fft ip module to achieve the 256 point fft function
<any> 在 2024-10-06 上传 | 大小:14550016 | 下载:0

[VHDL编程EP2C8Q_Nios_RTC

说明:在2.4寸TFT屏上显示时间,主要用NIOS控制。-Display time on 2.4-TFT screen.use nios to control the program
<zhuwenqing> 在 2024-10-06 上传 | 大小:14560256 | 下载:0

[VHDL编程timer

说明:基于fpga的定时器,嵌入式开发,调试通过-Fpga-based timers, embedded development, debugging through. .
<zhusb> 在 2024-10-06 上传 | 大小:14526464 | 下载:0

[VHDL编程fpga_timer_good

说明:基于fpga的飓风4系类的定时器,嵌入式开发,调试通过。-Fpga-based hurricane category 4 system timers, embedded development, debugging through.
<zhusb> 在 2024-10-06 上传 | 大小:14535680 | 下载:0

[VHDL编程verilog-HDL-code

说明:Verilog HDL程序设计实例详解的源代码-verilog HDL code
<suhoo> 在 2024-10-06 上传 | 大小:14558208 | 下载:0

[VHDL编程nios_IRQ_verilog

说明:基于veriog_nios硬件平台的中断实验源代码,希望对大家有所帮助-Interrupt-based hardware platform veriog_nios experiment source code, we hope to help
<张莱昂> 在 2024-10-06 上传 | 大小:14567424 | 下载:0

[VHDL编程FPGA-high-precision-frequency-meter

说明:基于FPGA的高精度频率计设计实验 展示数字存储示波器基本工作原理。 展示硬件测频和测周的基本原理。 在现有综合实践平台上开发DSO硬件频率计模块的方案及流程。 结合数据采集、存储和触发模块的FPGA代码。 FPGA代码完善DSO的频率计模块,实现高精度测频和测周功能。-FPGA-based high-precision frequency meter design experiments   &#
<liu> 在 2024-10-06 上传 | 大小:14547968 | 下载:1

[VHDL编程irrigation system

说明:基于FPGA和ARM,通过DHT11测量土壤温湿度等传感器,最终达到智能灌溉,并且能在PC机上进行监测,可通过PC来控制灌溉(Based on FPGA and ARM, soil temperature and humidity sensors were measured by DHT11, and finally intelligent irrigation was realized, and it could be monitor
<幽山之隅 > 在 2024-10-06 上传 | 大小:14558208 | 下载:0

[VHDL编程北航MIPS多周期

说明:多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
<jetyeah> 在 2024-10-06 上传 | 大小:14572544 | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4311 »

源码中国 www.ymcn.org