[VHDL编程] verilog_examples_of_Thomas

说明：Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名-Thomas textbook example of verilog. Verilog Thomas in the field during the famous programmable
<江汉> 在 2024-10-07 上传 | 大小：22528 | 下载：0

[VHDL编程] ddr_sdram_controller_vhdl

说明：ddr_sdram控制器的vhdl代码,里面的地址和数据长度可配置,能满足不同用户的需要.-ddr_sdram controller vhdl code, which addresses and the data length can be configured, meet the needs of different users.
<hxwf801> 在 2024-10-07 上传 | 大小：13312 | 下载：0

[VHDL编程] i2c_slave_model_verilog

说明：一般网站上都有i2c master模块的代码,但很少有slave的代码,这里就是slave的代码,非常有用.-general website have i2c master module of code, but very few slave code, This is the slave code, very useful.
<hxwf801> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] i2s_master_slave_vhdl

说明：i2s串行线广泛用于音频通信中,这里包括了master和slave的代码.-i2s serial lines widely used in audio communication, here including the master and slave codes.
<hxwf801> 在 2024-10-07 上传 | 大小：22528 | 下载：0

[VHDL编程] mt48lc8m16a2

说明：sdram的行为级模拟模块,可以模拟一个sdram,用于仿真对sdram的控制.-sdram behavioral simulation module can simulate a sdram. Simulation for the control of sdram.
<hxwf801> 在 2024-10-07 上传 | 大小：6144 | 下载：0

[VHDL编程] ModelSim6c_SE_Cracker

说明：crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.-crack for ModelSim, a Verilog. VHDL and mixed VHDL/Verilog simulator for CAD F PGA, board and IC design.
<陈亨利> 在 2024-10-07 上传 | 大小：292864 | 下载：0

[VHDL编程] ctfysj

说明：3-8译码器,BCD码转换10进制,计数器-3-8 decoder, 10 BCD switch 229, counter, etc.
<Gem> 在 2024-10-07 上传 | 大小：8192 | 下载：0

[VHDL编程] system_c

说明：system c 是在C环境下的硬件描述语言,比VHDL 等语言具有更强的抽象能力,内有system C的开发支持库和一些VC下的开发例程-system in the C environment hardware descr iption language, than languages such as VHDL is more abstract, C within a system to support the development
<zhengjun> 在 2024-10-07 上传 | 大小：1082368 | 下载：0

[VHDL编程] AVR_Core

说明：Synthesizable model of Atmel ATmega103 microcontroller. (VHDL IP)-Synthesizable model of Atmel Application of ATmega103 mi crocontroller. (VHDL IP)
<Casper> 在 2024-10-07 上传 | 大小：74752 | 下载：0

[VHDL编程] simplevhdl

说明：我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习，并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register
<yvonne> 在 2024-10-07 上传 | 大小：4096 | 下载：0

[VHDL编程] binarycounter

说明：看看咔咔咔咔咔咔咔咔咔咔咔咔咔咔咔咔的发送端放大所分散对方-see Kakaka Kakaka Kakaka Kakaka center of this center-Large scattered by the other side
<fanbo> 在 2024-10-07 上传 | 大小：332800 | 下载：0

[VHDL编程] Seg_HLD3Core(400)_(C)

说明：这是非常好的vhdl例子，大家看看吧，希望与大家分享更多的好东西-It is a very good vhdl example, we look at it, and we hope to share more good things
<fanbo> 在 2024-10-07 上传 | 大小：239616 | 下载：0