[VHDL编程] bujindianjiVHDL

说明：
<罗辉> 在 2024-11-13 上传 | 大小：5kb | 下载：0

[VHDL编程] sampleVHDL

说明：采样等精度测量的VHDL程序．．在xilinx ISE 8.1上验证通过-sampling and other precision measurement of VHDL program. . In xilinx ISE tested through 8.1.
<罗辉> 在 2024-11-13 上传 | 大小：120kb | 下载：0

[VHDL编程] vhdl_clock

说明：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and
<赵海东> 在 2024-11-13 上传 | 大小：317kb | 下载：0

[VHDL编程] vhdl_traffic

说明：模拟交通灯实验 模拟路口的红黄绿交通灯的变化过程，用LED 灯表示交通灯，并在数码管上显示当 前状态剩余时间。-simulation experiment simulated traffic lights junction of red, yellow, and green traffic lights to the process of change, said LED lights for traffic lights, a
<赵海东> 在 2024-11-13 上传 | 大小：195kb | 下载：0

[VHDL编程] vhdl_i2c

说明：7． IIC 接口EEPROM 存取实验 按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-7. IIC EEPROM Access Interface Development Board experimental pressed a button keyboard CPLD
<赵海东> 在 2024-11-13 上传 | 大小：410kb | 下载：0

[VHDL编程] vhdl_dial

说明：拨码开关实验 拨码开关8 位0 1 状态在8 位7 段数码管相应位上显示0 或1。-dial-switch dial-switching experiment 8 0 1 state in seven of the eight corresponding digital control-show or a 0.
<赵海东> 在 2024-11-13 上传 | 大小：158kb | 下载：0

[VHDL编程] vhdl_buzzer

说明：蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状 态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。-buzzer to buzzer this experiment certain frequency square wave can buzzer sounded a corresponding pitch. The experiment by designing a state mach
<赵海东> 在 2024-11-13 上传 | 大小：212kb | 下载：0

[VHDL编程] 1_070116141639

说明：verilog编程ps2接口设计,基于fpga的设计-verilog ps2 Programming Interface design, the design based fpga
<ykf> 在 2024-11-13 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl_led

说明：7 段数码管实验（包括两个实验） ７段数码管测试实验１：以动态扫描方式在８位数码管“同时”显示０—7，-seven of the digital control experiments (including two experimental), the digital control of a Test : Dynamic scanning approach to the eight digital control "at
<赵海东> 在 2024-11-13 上传 | 大小：356kb | 下载：0

[VHDL编程] VHDLnf

说明：VHDL实现任意整数分频，--只要把n设置成你要分频的数值就可以了-VHDL arbitrary integer frequency,-- n as long as you want to set the frequency of the numerical breakdown on the
<赵海东> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 1_061026140305

说明：基于FPGA的I2C总线模拟，采用verilog HDL语言编写。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.-FPGA-based I2C bus simulation, using verilog HDL language.- Based on the FPGA I2C main line simula
<> 在 2024-11-13 上传 | 大小：200kb | 下载：0

[VHDL编程] chuanbingzhuanhuan

说明：VHDL代码，仿真通过，变异可以，下载变成文件，但需要修改，串并转换-VHDL code, through simulation, the variation can be downloaded into a document, but need to change, and change series
<赵宾> 在 2024-11-13 上传 | 大小：3kb | 下载：0