[VHDL编程] DJDPLJ_T

说明：本VHDL源代码由顶层模块、测频模块、驱动模块、计算模块、LCD显示模块、复位模块组成，能精确检测从1--100M频率，误差极小且恒定。-the VHDL source code from the top module, measuring frequency module, driver modules, modules, LCD display module, reduction modules, can be used to ac
<刘刚> 在 2025-01-11 上传 | 大小：470kb | 下载：0

[VHDL编程] verilog111

说明：verilog 的东西好好用的呢，那是verilog 学习者的必备东西哦-verilog things properly used it, it is an essential learners verilog things oh
<> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] CHENGFAQI

说明：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数-the source is a high-speed parallel multiplier design source, development of software for MAX PLUS. with the importation of two symbols of binary-
<朱冬梅> 在 2025-01-11 上传 | 大小：1kb | 下载：0

[VHDL编程] 20040810319xiyijiVHDL

说明：自己 写的课程设计 ，用vhdl写的模拟洗衣机，希望对大家有帮助-himself wrote the curriculum design, simulation vhdl wrote washing machines, we hope to help
<伍杰> 在 2025-01-11 上传 | 大小：1.26mb | 下载：0

[VHDL编程] fpgacaiji

说明：自己课程设计写的程序，用FPGA控制ADC0809的转换时序来完成模/数转换，然后将转换完的数字信号传递给0832-write their own curriculum design process, Connection between ADC 0809 FPGA control the timing to complete the conversion analog/digital conversion, End then conv
<xuman> 在 2025-01-11 上传 | 大小：3kb | 下载：0

[VHDL编程] !061210[1].pdf

说明：基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片-FPGA-based hardware and software asynchronous FIFO to achieve, through the Verilog programming downloaded to the FPGA chip after
<youren> 在 2025-01-11 上传 | 大小：236kb | 下载：0

[VHDL编程] user_logic_Open_I2C

说明：iic implementation,用verilog实现了IIC标准协议的功能-iic implementation, verilog achieved using standard protocols IIC function
<> 在 2025-01-11 上传 | 大小：12kb | 下载：0

[VHDL编程] ft_top

说明：用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢 -quartus6 principle used to write the editorial summary Cymometer my own experiments can guarantee you Thank you seriously View
<阿斯顿> 在 2025-01-11 上传 | 大小：354kb | 下载：0

[VHDL编程] XAPP678c

说明：xinlinx s vhdl code model and user guider-xinlinx's vhdl code model and the guiding user
<lee> 在 2025-01-11 上传 | 大小：300kb | 下载：0

[VHDL编程] cordic2

说明：cordic算法的vhdl实现，是用来实现极坐标同直角坐标之间变换。-cordic algorithm vhdl realized, is used to achieve a very Cartesian coordinates with the transformation between.
<wangyd> 在 2025-01-11 上传 | 大小：115kb | 下载：0

[VHDL编程] Verilog11

说明：这个是用可编程器件进行仿真CPU的程序，大家一起分享拉-this device is programmable CPU simulation procedures to share with everyone Rafah
<982134> 在 2025-01-11 上传 | 大小：18kb | 下载：0

[VHDL编程] async_fifo1

说明：要不要就看你了 要的话就下把 一切由你来顶 -should not depend on you to the next everything from the top of your to-huh
<sss> 在 2025-01-11 上传 | 大小：63kb | 下载：0