[VHDL编程] codeclock

说明：数字锁的功能：设置一个８位密码，只有密码正确方可执行，密码错误则输出警报信号，可以设置密码存储在寄存器中．-lock function : to set up an eight passwords that only the correct password can not be implemented, Password is false alarm output signal can set passwords were store
<wangweiwei> 在 2024-11-10 上传 | 大小：3kb | 下载：0

[VHDL编程] 6FloorLift

说明：设计一个6层电梯控制器。电梯控制器是按照乘客的要求自动上、下的装置。 1、每层电梯入口处设置上下请求开关，电梯内设有顾客到达层次的停站请求开关。 2、设有电梯所处位置指示装置以及电梯运行模式（上升或者下降）指示装置。 3、电梯每秒升降一层楼。 4、电梯到达有停站请求的楼层，经过1秒电梯门打开，开门4秒后，电梯门关闭（开门指示灯灭），电梯继续运行，直至执行完最后一个请求信号后停留在当前层。 5、电梯能记忆电梯内外所有请
<zheng> 在 2024-11-10 上传 | 大小：2kb | 下载：0

[VHDL编程] ScanKb

说明：共阳极连接的键盘扫描程序 PC5 PC4 PC3 PC2 PC1 PC0 PC10 0 1 2 3 17 18 PC9 4 5 6 7 19 20 PC8 8 9 10 11 21 22 PC7 12 13 14 15 23 24 PC6 16 25 -total anodic bonding keyboard scanning procedures PC5 PC4 PC3 advection The
<zheng> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] my_fifo_vhdl

说明：XILINX的FPGA实现的双口ram源码，可作为dsp\SDRAM和pci桥接作用，可直接使用，实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \ SDRAM and pci bridge, and can be used directly, through practical projects.
<朱效志> 在 2024-11-10 上传 | 大小：19kb | 下载：0

[VHDL编程] clock24

说明：
<liujl> 在 2024-11-10 上传 | 大小：346kb | 下载：0

[VHDL编程] fir2

说明：Verilog 编写的fir滤波器，可以实现fir滤波器的功能-Verilog prepared by the fir filter can achieve fir filter function
<宋南> 在 2024-11-10 上传 | 大小：12kb | 下载：0

[VHDL编程] sin_gen

说明：弦波產生+七段顯示器顯示目前該弦波點之數值-have grounded in paragraph 107 of the display shows the current Numerical grounded point
<Jyun-Hong Lin> 在 2024-11-10 上传 | 大小：411kb | 下载：0

[VHDL编程] LED_clock_quartus

说明：用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块-VHDL digital clock, devid200.vhd for frequency module, scan.vhd for LED scanning module, timecount.vhd for counting module
<王龙> 在 2024-11-10 上传 | 大小：3kb | 下载：0

[VHDL编程] imageEnhancement_VHDL

说明：VHDL 实现的图像增强，利用对比度增强的方法，实用-VHDL of image enhancement, use of contrast enhancement methods, practical
<严刚> 在 2024-11-10 上传 | 大小：113kb | 下载：0

[VHDL编程] FPGA-based_oscilloscope

说明：FPGA-based_oscilloscope,VHDL写的实现 示波器的程序，及完整的工程描述文档-FPGA-based_oscilloscope. VHDL was oscilloscope to achieve the realization of the process, and complete the project descr iption document
<严刚> 在 2024-11-10 上传 | 大小：223kb | 下载：0

[VHDL编程] fpgalcddriver

说明：基于FPGA液晶控制器设计与实现，采用VHDL硬件描述语言。-FPGA-based LCD controller design and implementation using VHDL hardware descr iption language.
<张杰> 在 2024-11-10 上传 | 大小：90kb | 下载：0

[VHDL编程] Sobel--Image_Filter_An_Image_filtering_VHDL

说明：Sobel--Image Filter (I). An Image filtering is made over data loaded into the on board RAM and presented on a VGA monitor.zip-Sobel-- Image Filter (I). An Image filteri Vi is made over the data loaded into RAM on board a
<严刚> 在 2024-11-10 上传 | 大小：309kb | 下载：0