资源列表

« 1 2 ... .54 .55 .56 .57 .58 4159.60 .61 .62 .63 .64 ... 4311 »

[VHDL编程std_cf_1s40

说明:Altera公司开发板1s40 CF卡通用例程(初始化、读、写、测试等)-Altera Corporation development board 1s40 CF cartoon with routines (initialization, reading, writing, testing, etc.)
<楚光> 在 2024-11-13 上传 | 大小:231kb | 下载:0

[VHDL编程std_cf_2s60_ES

说明:Altera公司开发板2s60 CF卡通用例程(初始化、读、写、测试等)-Altera Corporation development board 2s60 CF cartoon with routines (initialization, reading, writing, testing, etc.)
<楚光> 在 2024-11-13 上传 | 大小:379kb | 下载:0

[VHDL编程CommandResponse

说明:verilog语言写的sdram控制器—命令响应模块代码,经过测试,逻辑正确,可编译,可综合-verilog language written sdram controller-order response to the code, tested, logically correct, compiler, integrated
<hanjian> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL.fifo

说明:在网上找到的通用存储器vhdl代码库,觉得挺好用的。-the Internet to find the common memory vhdl code library, feeling very good use.
<黎莉> 在 2024-11-13 上传 | 大小:1.12mb | 下载:0

[VHDL编程tom08

说明:SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序-SRAM test sequential read and write control procedures to resolve the clock switching out of the test procedure
<刘留> 在 2024-11-13 上传 | 大小:146kb | 下载:0

[VHDL编程fft_512

说明:由system generator生成,可供参考-generator generated by the system is available for reference,
<张竟> 在 2024-11-13 上传 | 大小:130kb | 下载:0

[VHDL编程fq_divider

说明:分频器-Divider ..
<> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程interpolation_FIR

说明:Interpolation FIR Design Example for Stratix Devices
<Jack> 在 2024-11-13 上传 | 大小:24kb | 下载:0

[VHDL编程fir-vhdl

说明:用Vhdl硬件描述语言编写的FIR数字滤波器-Vhdl using Hardware Descr iption Languages in preparing the FIR digital filter
<MAX> 在 2024-11-13 上传 | 大小:5kb | 下载:0

[VHDL编程miaobiao_watch

说明:此为秒表程序,具有秒表的一般基本功能,已在MAX+plusII 10.2下编译通过。-stopwatch for this procedure is the general basic stopwatch functions, MAX has been under plusII 10.2 compile.
<胡赟星> 在 2024-11-13 上传 | 大小:113kb | 下载:0

[VHDL编程8251_8055_verilog

说明:8251和8055的verilog源码,可进行综合和仿真,是学习SOC的好资料!-8251 and 8055 verilog the source, and integrated simulation, SOC is a good learning information!
<wind> 在 2024-11-13 上传 | 大小:13kb | 下载:0

[VHDL编程adc8888

说明:8位的a/d行为模型,可以应用于modelsim等环境下的仿真,不可综合。-eight of the a/d behavior model can be applied to other environments modelsim the simulation, not comprehensive.
<江浩> 在 2024-11-13 上传 | 大小:2kb | 下载:0
« 1 2 ... .54 .55 .56 .57 .58 4159.60 .61 .62 .63 .64 ... 4311 »

源码中国 www.ymcn.org