[VHDL编程] LEDTest2

说明：This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
<Chris1234 > 在 2024-11-10 上传 | 大小：7.54mb | 下载：0

[VHDL编程] delay

说明：对输入每一路数据进行配置不同时间的延时，在一个存储池内(delay every input channel)
<壳壳 > 在 2024-11-10 上传 | 大小：15.35mb | 下载：0

[VHDL编程] 实验1

说明：用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)
<一存 > 在 2024-11-10 上传 | 大小：24kb | 下载：0

[VHDL编程] chapter_listing

说明：Embedded SoPC Design with Nios II Processor and Verilog Examples
<davido > 在 2024-11-10 上传 | 大小：642kb | 下载：0

[VHDL编程] chu_avalon_vga_de2

说明：Embedded SoPC Design with Nios II Processor and VHDL Examples-VGA
<davido > 在 2024-11-10 上传 | 大小：6kb | 下载：0

[VHDL编程] chu_ip_drv

说明：It contains the C driver (.c and .h) files of IP cores in Parts III and Part IV. Since the driver files are not integrated with HAL, the corresponding files must be manually copied to the software application project d
<davido > 在 2024-11-10 上传 | 大小：23kb | 下载：0

[VHDL编程] de1_build

说明：The codes in the book are targeted for the DE1 board. Minor modifications are needed for the DE2 board. This directory contains the modified codes. Detailed use is explained in the pdf file within the directory.
<davido > 在 2024-11-10 上传 | 大小：1.23mb | 下载：0

[VHDL编程] de2_build

说明：De2_build: It contains the FPGA configuration file of the comprehensive Nios II system in Section 16.10.2 and software image files for the DE2 board. These files can be used for quick demo or software development. Note
<davido > 在 2024-11-10 上传 | 大小：1.34mb | 下载：0

[VHDL编程] clock

说明：FPGA时钟功能，具备修改时间，闹钟等功能，适合初学者，本人初学时自己写的(just lke the chinese says)
<yhhyhh > 在 2024-11-10 上传 | 大小：304kb | 下载：0

[VHDL编程] traffic_lab6

说明：使用FPGA实现交通上的红绿灯功能，主要是为了学习灵活运用FPGA上的定时功能(just like the chinese say,my english is poor)
<yhhyhh > 在 2024-11-10 上传 | 大小：2.94mb | 下载：0

[VHDL编程] VGA_test3

说明：利用FPGA实现VGA的驱动，驱动VGA进行工作并通过该功能在显示器上显示一定的内容(my english is poor, so have a look at the chinese)
<yhhyhh > 在 2024-11-10 上传 | 大小：1.57mb | 下载：0

[VHDL编程] quartuswork

说明：vhdl入门实例，一位全加器和一位半加器的quartus9.1程序，可直接运行(VHDL entry examples, a full adder and a half adder quartus9.1 program, can be run directly)
<芮芊 > 在 2024-11-10 上传 | 大小：2.51mb | 下载：0