[VHDL编程] chuanbingzhuanhuan

说明：VHDL代码，仿真通过，变异可以，下载变成文件，但需要修改，串并转换-VHDL code, through simulation, the variation can be downloaded into a document, but need to change, and change series
<赵宾> 在 2024-10-07 上传 | 大小：3072 | 下载：0

[VHDL编程] ps2_lcd_1602

说明：
<jerry> 在 2024-10-07 上传 | 大小：579584 | 下载：0

[VHDL编程] dig_clk_lcd

说明：数字钟的实现，由LCD动态显示，VHDL语言实现-the realization by the dynamic display LCD, VHDL
<jerry> 在 2024-10-07 上传 | 大小：1835008 | 下载：0

[VHDL编程] dianzheng6.2banben

说明：8*8点阵的实现，循环显示vhdl四个字母-8* 8 lattice the realization cycle shows vhdl four letters
<jerry> 在 2024-10-07 上传 | 大小：267264 | 下载：0

[VHDL编程] qiangdaqi4ren7.1

说明：四人抢答器的实现，主持人按键清除按键，按开始键，100秒倒计时答题时间-four Responder the realization host keys to remove the keys, according to begin key 100 seconds to answer in the countdown time
<jerry> 在 2024-10-07 上传 | 大小：803840 | 下载：0

[VHDL编程] pingche

说明：简易数字频率计，数码管显示，VHDL语言-simple digital frequency meter, digital control, VHDL
<jerry> 在 2024-10-07 上传 | 大小：488448 | 下载：0

[VHDL编程] mimasuo2S50

说明：8位密码锁的实现，初始状态默认为密码正确，密码输入正确方可设密码，以后必须按对密码才可重设-8 password lock the realization of initial state defaults to the correct password, the password can input the correct password. After the password must be re-established befo
<jerry> 在 2024-10-07 上传 | 大小：508928 | 下载：0

[VHDL编程] Bintograyconverter

说明：二进制到格雷码转换ASD ASD ASD-binary Gray code conversion to ASD ASD ASD ASD ASD
<徐登伟> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] crc_32_16

说明：crc校验功能，用硬件语言实现，vhdl或者verilog实现。逻辑功能。-crc check function, hardware language, verilog or vhdl achieve. Logic function.
<likj> 在 2024-10-07 上传 | 大小：296960 | 下载：0

[VHDL编程] vhdlduogelizi

说明：多个VHDL程序,跟大家参考,交流,谢谢,了,大家 -many VHDL procedures, with reference exchange, thank you, and we
<可耕地> 在 2024-10-07 上传 | 大小：320512 | 下载：0

[VHDL编程] vhdlfinishcpu

说明：用vhdl实现简单cpu的功能,能够很好的帮助特别是初学者学习vhdl的功能!-with vhdl cpu to achieve simple function can be very helpful, especially beginners learning vhdl function!
<敖鱼> 在 2024-10-07 上传 | 大小：53248 | 下载：0

[VHDL编程] mipsinverilogandvhdl

说明：mips prcessor in Verilog and vhdl-mips prcessor in vhdl and Verilog
<张六封> 在 2024-10-07 上传 | 大小：7168 | 下载：0