[VHDL编程] sourceIIR6

说明：IIR 六阶数字滤波器的 VHD L 描述-six-IIR Digital Filter Volume L Descr iption
<songbo> 在 2025-01-11 上传 | 大小：750kb | 下载：0

[VHDL编程] modelsim_guide_cn

说明：modelsim操作指导 很适合入门 有实例-modelsim operation guidance is very suitable example of a portal
<大师> 在 2025-01-11 上传 | 大小：334kb | 下载：0

[VHDL编程] 03034

说明：verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子，希望对你用帮助。-verilog of a state machine and no decisive function could achieve multiple functions assigned to the case, you want to help.
<记记> 在 2025-01-11 上传 | 大小：270kb | 下载：0

[VHDL编程] VCDwtHDLV

说明：< 大型RISC处理器设计--用描述语言Verilog设计VLSI芯片>>光盘-<Large RISC processor design- Verilog design language used to describe VLSI chip>> CD-ROM
<wiyn> 在 2025-01-11 上传 | 大小：854kb | 下载：0

[VHDL编程] vhdl_sw_lr

说明：我自己写的vhdl程序，内有画图器，ram 和控制ram。还有test bentch。-I wrote it myself vhdl procedures, which are drawing device, and control of ram ram. There bentch test.
<王大宝> 在 2025-01-11 上传 | 大小：16kb | 下载：0

[VHDL编程] memoryuse

说明：Verilog HDL语言在FPGA实现中的存储器的使用详细说明-Verilog HDL language in the FPGA memory of the use of detailed
<文俊> 在 2025-01-11 上传 | 大小：335kb | 下载：0

[VHDL编程] VHDLEXAM

说明：
<李志> 在 2025-01-11 上传 | 大小：380kb | 下载：0

[VHDL编程] freq8

说明：在EDA软件上编程，利用VHDL语言编程实现8位频率计-in EDA software programming, the use of VHDL programming eight Cymometer
<xiaoyong> 在 2025-01-11 上传 | 大小：5kb | 下载：0

[VHDL编程] DDS_VHDL_xzy

说明：在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器，芯片是Altera公司的-in EDA software development QuartusII use VHDL DDS signal generator , chip companies are Altera
<xiaoyong> 在 2025-01-11 上传 | 大小：4.54mb | 下载：0

[VHDL编程] i2cjiekouchengxu

说明：这是一个IIC的接口程序，是夏宇闻编的书《verilog 数字系统设计教程》的IIC的源码，很通俗易懂-IIC interface procedures, Xia Wen is the book series "verilog Digital System Design Guide," the IIC the source, very user-friendly
<孙海定> 在 2025-01-11 上传 | 大小：2.26mb | 下载：0

[VHDL编程] CCDOUT

说明：CCD信号由于其特殊性,一般不能有信号源产生,本程序采用VHDL语言，以ISE为开发平台，产生了模拟CCD信号的数字信号，只需经DA转换便能实现-CCD signal because of its uniqueness, not generally produce a signal source, the procedures used VHDL, ISE as a development platform, have CCD sign
<刘小军> 在 2025-01-11 上传 | 大小：1.04mb | 下载：0

[VHDL编程] DELAY1

说明：本程序以ISE为开发平台，采用VHDL为开发语言，实现了对一个时钟信号延时的功能-the procedures to ISE for the development platform for the development of VHDL language, Implementation of a clock signal delay function
<刘小军> 在 2025-01-11 上传 | 大小：1.26mb | 下载：0