资源列表

« 1 2 ... .86 .87 .88 .89 .90 4091.92 .93 .94 .95 .96 ... 4311 »

[VHDL编程zxfg

说明:四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助-Four full-adder based on the text of the language to describe the way to upload, huh, huh, hope that we have to help
<古银河> 在 2024-10-09 上传 | 大小:775168 | 下载:0

[VHDL编程alaw_mulaw

说明:这是一个量化编码当中关于A律和u律压缩和扩展的源程序,程序由VerilogHDL语言编写,算法在Modelsim上进行仿真过-This is a quantization coding of them on the A law and u law compression and expansion of the source code, the program by VerilogHDL languages, algorithms in
<刘柳> 在 2024-10-09 上传 | 大小:62464 | 下载:0

[VHDL编程Mc68000

说明:Mc68000 rtl code Simulation and Synthesis
<李晓媛> 在 2024-10-09 上传 | 大小:31744 | 下载:0

[VHDL编程vpr_430

说明:fpga设计评估软件,对于fpga设计人员非常有帮助-FPGA design evaluation software for FPGA designers very helpful
<charles> 在 2024-10-09 上传 | 大小:829440 | 下载:0

[VHDL编程pci144_vhdl

说明:PCI vhdl for Fpga designer to design PCI IP
<李晓媛> 在 2024-10-09 上传 | 大小:3072 | 下载:0

[VHDL编程Pcit32vhdl

说明:PCI 32 target IP for Fpga/asic Designer
<李晓媛> 在 2024-10-09 上传 | 大小:428032 | 下载:0

[VHDL编程mstr_mem32

说明:Master MemoryExamples for MT32 v1.0.0 Rtl core -Master MemoryExamples for MT32 v1.0.0 Rtl core
<李晓媛> 在 2024-10-09 上传 | 大小:29696 | 下载:0

[VHDL编程pci_express_crc

说明:PCI express CRC rtl core for Fpga/asic Designer
<李晓媛> 在 2024-10-09 上传 | 大小:202752 | 下载:0

[VHDL编程zyj

说明:包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.-Contains the main function of the electronic clock, input CLK for 1KHZ, output for the dynamic scan 8 CLD show. There are
<zyj> 在 2024-10-09 上传 | 大小:5120 | 下载:0

[VHDL编程VHDL

说明:自编自写的VHDL代码,用于实现全加器功能,可能有误-, Directed and written in VHDL code, for the realization of full-adder function, may have mistaken
<金嘉> 在 2024-10-09 上传 | 大小:4096 | 下载:0

[VHDL编程spi.tar

说明:SPI(serial port interface)的Verilog/VHDL源代碼,已模擬並驗證。-SPI (serial port interface) of the Verilog/VHDL source code, has been simulated and verified.
<hcjian> 在 2024-10-09 上传 | 大小:116736 | 下载:0

[VHDL编程uart_vhdl

说明:vhdl的异步串口代码,可以方便以致在不同的FPGA中-asynchronous serial VHDL code, can easily result in different FPGA in
<李冰> 在 2024-10-09 上传 | 大小:18432 | 下载:0
« 1 2 ... .86 .87 .88 .89 .90 4091.92 .93 .94 .95 .96 ... 4311 »

源码中国 www.ymcn.org