[VHDL编程] VHDL

说明：有人用FPGA控制过液晶屏吗（vhdl)-err
<zyc> 在 2024-11-12 上传 | 大小：9kb | 下载：0

[VHDL编程] verilog1

说明：基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。 -err
<> 在 2024-11-12 上传 | 大小：8kb | 下载：0

[VHDL编程] VHDL

说明：VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。-err
<zhangsan> 在 2024-11-12 上传 | 大小：17.83mb | 下载：0

[VHDL编程] VHDL

说明：源代码不同软件对VHDL语法的支持范围是不一样的,以下程序中的某些语句可能不能运行在所有的软件平台之上,因此程序可能要作一些修改,同时务必注意阅读程序中的注释。-Source code for different types of software support for VHDL grammar is not the same as the scope, the following procedures for some of the
<> 在 2024-11-12 上传 | 大小：637kb | 下载：0

[VHDL编程] XC9536XL

说明：通用FPGA CPLD下载电缆的XC9536XL编译程序-Universal FPGA CPLD download cable XC9536XL compiler
<> 在 2024-11-12 上传 | 大小：4kb | 下载：0

[VHDL编程] shuzhijietiaoqu

说明：基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序-FPGA-based all-digital modem design example, contains the procedures and Quartus program Matlab
<> 在 2024-11-12 上传 | 大小：641kb | 下载：0

[VHDL编程] altera_avalon_checksum

说明：altera的avalon总线校验代码,是进行sopc开发的参考-altera the avalon bus check code, is to develop a reference SOPC
<钟兵> 在 2024-11-12 上传 | 大小：12kb | 下载：0

[VHDL编程] ml505_pcie_x1_plus

说明：Xilinx 公司PCI Express IP核应用参考设计。通过这个样例，用户可以掌握PCI Express应用设计的一般方法，了解PCI Express的工作原理。-Xilinx Inc. PCI Express IP core reference design applications. Through this example, the user can master the application of the design
<daniel J> 在 2024-11-12 上传 | 大小：1.71mb | 下载：0

[VHDL编程] mimasuo2

说明：VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2-VHDL curriculum design, password lock, last year my curriculum design process, a very good program, acceptance. VHDL course design can be done with l
<likunzhou> 在 2024-11-12 上传 | 大小：548kb | 下载：0

[VHDL编程] modelsim11

说明：modelsim破解补丁-ModelSim crack
<张寅昊> 在 2024-11-12 上传 | 大小：150kb | 下载：0

[VHDL编程] dj052

说明：VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯-VerilogHDL designed with a sensor to detect the main, the slip road traffic lights to control traffic lights delay
<changle> 在 2024-11-12 上传 | 大小：1.43mb | 下载：0

[VHDL编程] cnt6

说明：基于vhdl的6进制计数器模块，实现0-5计数-VHDL-based 6-band counter module, to achieve 0-5 count
<贝凯> 在 2024-11-12 上传 | 大小：22kb | 下载：0