[VHDL编程] SoC_WishboneSystem

说明：SoC-Wishbone System IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-SoC-Wishbone System IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2024-10-09 上传 | 大小：91136 | 下载：0

[VHDL编程] core_arm.tar

说明：ARM7系统IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2024-10-09 上传 | 大小：666624 | 下载：0

[VHDL编程] keyboardcontroller.tar

说明：键盘控制电路IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-Keyboard control circuit IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2024-10-09 上传 | 大小：5120 | 下载：0

[VHDL编程] JN-AP-1016-ZigBee-Wireless-UART-2v1

说明：2.4G wireless Zigbee 的网络协调器端软件和终端软件-2.4G wireless Zigbee network coordinator terminal client software and software
<maoyongyi> 在 2024-10-09 上传 | 大小：238592 | 下载：0

[VHDL编程] sdram_ctrl.tar

说明：SDRAM控制IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。-SDRAM control IP core VHDL language source code, the need for the development environment is QUARTUS II 6.0.
<周华茂> 在 2024-10-09 上传 | 大小：88064 | 下载：0

[VHDL编程] Modelsim

说明：这是一个Modelsim的教程，包括Modelsim6.0及其使用的教程介绍-This is a ModelSim tutorials, including tutorials Modelsim6.0 and its use to introduce
<tang8407> 在 2024-10-09 上传 | 大小：3935232 | 下载：0

[VHDL编程] I2Cslave

说明：i2c slave,这个是I2CBUS接收端的源代码，由VERILOG写成，经过综合和调试-i2c slave, this is the receiving end I2CBUS source code, from VERILOG languages, through integrated and debug
<Xiaoyang Wang> 在 2024-10-09 上传 | 大小：1024 | 下载：0

[VHDL编程] verilog

说明：verilog原理与应用 作者：Michael D. Ciletti -Principle and Application of Verilog Author: Michael D. Ciletti
<严妙奇> 在 2024-10-09 上传 | 大小：397312 | 下载：0

[VHDL编程] Cpld

说明：atmel公司arm926 开发办cpld源代码vhdl写的， 供大家参考-Atmel CPLD Development Office Company ARM926 VHDL source code written for your information
<邱劲松> 在 2024-10-09 上传 | 大小：38912 | 下载：0

[VHDL编程] VHDLdesign

说明：EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写 已完成功能 1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分
<liuxin> 在 2024-10-09 上传 | 大小：18432 | 下载：1

[VHDL编程] FCRAM_controller__xilinx

说明：开发环境ise6+，fcram快速循环ram,这个市控制器源代码，xilinx提供-Development environment ise6+, Fcram rapid cycle of ram, the city controller source code, xilinx provide
<邱劲松> 在 2024-10-09 上传 | 大小：50176 | 下载：0

[VHDL编程] VerilogHDLtextboob(easytolearnfornew)

说明：中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。-Chinese version of Verilog HDL A Concise Guide. HTML format, easy-to-understand, is concerned with the absolute beginner is easy to use, easy-to-use Dongdong.
<王成> 在 2024-10-09 上传 | 大小：161792 | 下载：0