[VHDL编程] verilog

说明：这是一个用verilog语言设计的数字频率及的源代码，上传一下，供大家研究 -This is a design using Verilog language and the digital frequency of the source code, upload click for U.S. research
<bbbbbbbb> 在 2025-01-29 上传 | 大小：417kb | 下载：0

[VHDL编程] FPGA_experience

说明：VHDL设计的经验，高人手记，让你在编写VHDL代码时避免不应用的错误和修改错误。-VHDL design experience, an expert notes, let you in the preparation of VHDL code should not be used to avoid errors and to amend the error.
<chendsh> 在 2025-01-29 上传 | 大小：49kb | 下载：0

[VHDL编程] VHDL

说明：本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure-This paper introduces the VHDL hardware descr iption languages, including: 1. Introduction 2. Th
<果冻> 在 2025-01-29 上传 | 大小：32kb | 下载：0

[VHDL编程] VHDL_book123

说明：本书详细介绍了VHDL语言设计数字逻辑电路和数字系统的过程和方法，并对设计中各种相关技术做了详细的介绍，出此之外，本书提供了丰富的 实例，条理清晰，通俗易懂。-The book detailed the VHDL language design digital logic circuits and digital systems of the process and methods, and design a variety of
<果冻> 在 2025-01-29 上传 | 大小：17.83mb | 下载：0

[VHDL编程] ml405_schematics

说明：Xilinx Virtex 4 ML405开发平台的原理图 设置引脚文件的时候可以用到 -Xilinx Virtex 4 ML405 development platform schematic pin settings file can be used when
<马亮> 在 2025-01-29 上传 | 大小：509kb | 下载：0

[VHDL编程] tb_w

说明：简单的testbench制作方法，对初学者有点帮助-Testbench simple manufacturing method, for beginners a little help
<yang> 在 2025-01-29 上传 | 大小：1kb | 下载：0

[VHDL编程] wtem

说明：简单的排队算法，还不是很全面 对初学者有所帮助-Simple queuing algorithm, not a very comprehensive help for beginners
<yang> 在 2025-01-29 上传 | 大小：1kb | 下载：0

[VHDL编程] nihonddeng

说明：用VHDL实现16个霓虹灯按照多种方式闪亮.-16 used VHDL realize a variety of ways in accordance with the flashing neon lights.
<Jame> 在 2025-01-29 上传 | 大小：1kb | 下载：0

[VHDL编程] 100vhdl

说明：100个简单而使用的以 Quartus软件为基础的 VHDL程序 看看对你会有一定的帮助-100 simple and used to Quartus software VHDL-based procedures to see if you will help
<时亮亮> 在 2025-01-29 上传 | 大小：230kb | 下载：0

[VHDL编程] SIMTUT_TB.VHD

说明：用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.-StateCAD design with a
< 程凯> 在 2025-01-29 上传 | 大小：13kb | 下载：0

[VHDL编程] stopwatch_tb.vhd

说明：用ISE中各种工具设计“运动计时表”.加深对FPGA/CPLD设计流程的理解，体会ISE集成的各种设计工具的使用方法与技巧。-ISE tools used in the design
< 程凯> 在 2025-01-29 上传 | 大小：341kb | 下载：0

[VHDL编程] ModularDesign

说明：一个简单的Modular Design设计,源代码，分别用Verilog和VHDL两种语言描述，本设计顶层模块由3个子模块组成.-Modular Design of a simple design, source code, respectively, with Verilog and VHDL descr iption of the two languages, the design of top-level module from
< 程凯> 在 2025-01-29 上传 | 大小：406kb | 下载：0