资源列表

« 1 2 ... .94 .95 .96 .97 .98 3999.00 .01 .02 .03 .04 ... 4311 »

[VHDL编程rom

说明:基于vhdl的rom的描述,经过确定测试通过.-Based on the VHDL descr iption of the rom, after determining the test.
<stone> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程mainctrl

说明:自己编得地铁售票系统,而且可能有点小bug,输入纸币,输出硬币,基本功能都有了。-Own from the Mass Transit Railway ticketing system, and may be a bit small bug, the importation of currency notes, coins output, the basic functions of both.
<ll> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程verilog_code

说明:有用的verilog hdl实验用程序 配有截图-Verilog hdl useful experimental procedures with a screenshot
<wic> 在 2024-11-14 上传 | 大小:830kb | 下载:0

[VHDL编程helloworld-ce

说明:Tensilica开发平台实例,此工程项目文件可用Xtensa软件打开。-Development platform for Tensilica example, this project file can be used to open Xtensa software.
<xiaomage> 在 2024-11-14 上传 | 大小:4kb | 下载:0

[VHDL编程pwm

说明:在SPARTAN 3E开发平台上,利用其板子上一些I/O口或LED来实现PWM的设计 上传文件中pwm_ctrl是用picoblaze实现的PWM控制文件,另外一个则是在ISE设计中的顶层文件。-SPARTAN 3E in the development platform, the use of its board of some I/O port or LED to achieve the design of PWM upload
<张杰> 在 2024-11-14 上传 | 大小:6kb | 下载:0

[VHDL编程my_dcm

说明:在xilinx的ISE环境中配置一个DCM组件,可进行查看程序运行的时间。通过串口与终端设备相连-In the Xilinx ISE environment, configure a DCM components, can view the program is running time. Through the serial port and terminal equipment connected to
<张杰> 在 2024-11-14 上传 | 大小:694kb | 下载:0

[VHDL编程signal-generator

说明:FPGA 信号发生器的程序,在实验板上调试成功-FPGA signal generator procedures, the success of the experiment on-board debugging
<石头> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程EDA

说明:福州大学EDA实验代码,其中包含电子琴,DA转换器,时钟显示器等-Fuzhou University EDA experimental code, which includes electric, DA converters, clock display, etc.
<ARTHUR> 在 2024-11-14 上传 | 大小:18kb | 下载:0

[VHDL编程Xil3SD1800A_MIG_ISIM_vlog_v92

说明:Xilinx DDR2存储器接口调试代码,主频167Mhz,嵌入了CHIPSCORP代码。-Xilinx DDR2 memory interface debug code, frequency 167Mhz, embedded code CHIPSCORP.
<king523103@163.com> 在 2024-11-14 上传 | 大小:3.23mb | 下载:0

[VHDL编程cpld-pwm

说明:基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用-CPLD-based control design uses the pwm design vhdl.verilog language more useful for everyone
<emily> 在 2024-11-14 上传 | 大小:78kb | 下载:0

[VHDL编程2

说明:北京理工大学,VHDL课件,内容丰富,讲解十分详细!-Beijing Institute of Technology, VHDL courseware, content-rich, explaining in great detail!
<石蕾> 在 2024-11-14 上传 | 大小:1.62mb | 下载:0

[VHDL编程vhdl_example

说明:VHDL的例子,太好了,我是这样认为的,许多看过的同事都有同样的感受。让大家一起进步。-VHDL example of good, I think this is the case, and many colleagues have read have the same feelings. Progress so that all will work.
<chendsh> 在 2024-11-14 上传 | 大小:165kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 3999.00 .01 .02 .03 .04 ... 4311 »

源码中国 www.ymcn.org