[VHDL编程] uart_model_verilog

说明：uart通信协议的设计参考，对于初学者可以以此为参考进行设计，代码可在仿真软件中验证（modelsim、VCS等）。-Uart communication protocol design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS,
<bobby> 在 2024-11-14 上传 | 大小：9kb | 下载：0

[VHDL编程] dma_bridge_verilog

说明：DMA控制模块的设计参考，对于初学者可以以此为参考进行设计，代码可在仿真软件中验证（modelsim、VCS等）。-DMA control module design reference, for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS, etc.).
<bobby> 在 2024-11-14 上传 | 大小：33kb | 下载：0

[VHDL编程] usb_host_device_verilog

说明：USB-host-device控制模块的设计参考，对于初学者可以以此为参考进行设计，代码可在仿真软件中验证（modelsim、VCS等）。-USB-host-device control module design reference for beginners can be used as a reference design, the code can be verified in the simulation software (
<bobby> 在 2024-11-14 上传 | 大小：226kb | 下载：0

[VHDL编程] SPI_SD_CARD

说明：使用sopc系统，结合nios软件，实现sd卡的读写，学习FPGA编写的过程-Use sopc system, combined with nios software, sd card reader, prepared by the process of learning FPGA
<李雪> 在 2024-11-14 上传 | 大小：2.88mb | 下载：0

[VHDL编程] B3LabGuide

说明：xilinx 的FPGA开发板的相关资料，可以很好地熟悉掌握开发板的使用，加快开发进度-Xilinx FPGA development board information, is a good way to master the use of the development board, speed up the development pro
<CRAZYME> 在 2024-11-14 上传 | 大小：8.46mb | 下载：0

[VHDL编程] practica1

说明：Se trata de compuertas analógicas de and y or
<puky> 在 2024-11-14 上传 | 大小：244kb | 下载：0

[VHDL编程] CIC_filter

说明：抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M，采样率是2.5M，采用CIC滤波器进行升采样率处理。 注释：升采样率或者降采样率不会改变原始信号的中心频率，但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is
<曾锦> 在 2024-11-14 上传 | 大小：9.25mb | 下载：0

[VHDL编程] Xilinx_I2C

说明：Xilinx FPGA的I2C Master例子-Xilinx examples of I2C Master
<Eddie> 在 2024-11-14 上传 | 大小：223kb | 下载：0

[VHDL编程] USB_SoftLock

说明：USB SoftLock, 包含VHDL for Xilinx FPGA，上位机驱动以及应用程序-USB SoftLock, Include VHDL for Xilinx FPGA, PC Driver and App
<Eddie> 在 2024-11-14 上传 | 大小：157kb | 下载：0

[VHDL编程] LCD-IP-CORE

说明：LCD Controller IP for Xilinx FPGA
<Eddie> 在 2024-11-14 上传 | 大小：347kb | 下载：0

[VHDL编程] USB_ulper

说明：USB ulper Link Layer design, role of Host and Device
<Eddie> 在 2024-11-14 上传 | 大小：8.5mb | 下载：0

[VHDL编程] AGV_1

说明：修改了黑金源码的串口通讯问题，是AGV的通讯部分程序-Modify the source of black gold serial communication problem, communication is part of the program AGV
<孙成文> 在 2024-11-14 上传 | 大小：31kb | 下载：0