[VHDL编程] sdram_hr_hw

说明：在FPGA硬件上实现计算机通过串口发数据给FPGA，数据保存到SDRAM中，然后又返回给计算机串口。-In FPGA hardware realize computer data through the serial port issued to FPGA, the data saved to SDRAM, and then again back to the computer serial port.
<huanghui> 在 2024-11-14 上传 | 大小：4.98mb | 下载：0

[VHDL编程] Handbook_elliptic_curve_cryptography

说明：A wnice to guide to stat Elliptic Curve Cryptography
<kalidas> 在 2024-11-14 上传 | 大小：4.98mb | 下载：0

[VHDL编程] DSP-CCS-FPGA

说明：不错的DSP介绍文档，包含DSP,CCS,FPGA,希望对初学者有用-DSP good introduction document, including DSP, CCS, FPGA, want to be useful for beginners
<liquansong> 在 2024-11-14 上传 | 大小：4.99mb | 下载：0

[VHDL编程] SignalTap-shiyong

说明：fpga读写sram（61LV25616），程序附详细注释，包含波形仿真文件及signaltap在线调试文件，并附有文档对程序及signaltap的使用进行了详细说明。 -fpga read and write sram (61LV25616), with detailed program notes, including documents and signaltap waveform simulation debug files o
<郝强> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] vhd_xilinx_manuall

说明：vhdl xilinx manual for beginners
<kanchantiwari> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] sdram_seg

说明：基于NIOS 的SDram 核-Based on the NIOS the SDram nuclear. . . . . .
<宇智波带土> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] ddc

说明：信号处理前端 数字下变频 多相结构滤波 包含fir滤波器设计 非核- polyphase filter fir filter design DDC
<johnbrown> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] uartverilog

说明：VERILOG HDL下写的串口驱动程序，经验证可以正常实现串口功能-VERILOG HDL to write serial driver, proven functionality can normally achieve serial
<余小新> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] EP3C_FFT

说明：在EP3C16 fpga 开发板上上实现了对输入声音进行FFT计算，并实时的显示在VGA显示器上。-The DE2 board to achieve a sound input FFT calculation, and real-time display on the VGA monitor.
<恣意> 在 2024-11-14 上传 | 大小：4.99mb | 下载：0

[VHDL编程] uart_io_test

说明：verilog实现的uart，在icore2上能测试，代码是特权同学的，我修改了波特率部分。复位部分-verilog achieve uart, on icore2 can test the code is the prerogative of the students, I modified the baud section. Reset section
<郭稳> 在 2024-11-14 上传 | 大小：4.97mb | 下载：0

[VHDL编程] spi_test

说明：基于FPGA的SPI通讯测试，可以一块FPGA单独测试，也可以2片FPGA对测。-SPI communication test, based on the FPGA can be a piece of FPGA test alone, can also be 2 piece of FPGA for measurement.
<xjl> 在 2024-11-14 上传 | 大小：4.98mb | 下载：0

[VHDL编程] adder

说明：能够实现单精度浮点加法运算。输入引脚有：第一运算数，第二运算数，复位信号，时钟信号。输出信号有：运算结果，运算完成标志。(To achieve a single precision floating-point addition operations)
<无聊人 > 在 2024-11-14 上传 | 大小：4.98mb | 下载：0