资源列表

« 1 2 ... .88 .89 .90 .91 .92 3993.94 .95 .96 .97 .98 ... 4311 »

[VHDL编程100vhdl1

说明:VHDL源代码100例(1)带有目录!请仔细查看!-VHDL source code 100 cases (1) with the directory! Please review!
<> 在 2025-01-16 上传 | 大小:23kb | 下载:0

[VHDL编程100vhdl2

说明:VHDL源代码100例(1)带有目录!请仔细查看!-VHDL source code 100 cases (1) with the directory! Please review!
<> 在 2025-01-16 上传 | 大小:54kb | 下载:0

[VHDL编程100vhdl3

说明:VHDL源代码100例(1)带有目录!请仔细查看!-VHDL source code 100 cases (1) with the directory! Please review!
<> 在 2025-01-16 上传 | 大小:27kb | 下载:0

[VHDL编程100vhdl4

说明:VHDL源代码100例(1)带有目录!请仔细查看!-VHDL source code 100 cases (1) with the directory! Please review!
<> 在 2025-01-16 上传 | 大小:4kb | 下载:0

[VHDL编程sopc_avalon_ads7822

说明:fpga嵌入式系统组件,温度采集驱动,可以很方便的扩展,是个很实用的例子,-FPGA embedded system components, temperature acquisition-driven, it is easy to expand, is a very practical example of
<dahai> 在 2025-01-16 上传 | 大小:12kb | 下载:0

[VHDL编程sopc_avalon_audio_dac_fifo

说明:fpga嵌入式系统组件,可以很方便的扩展,是个实例的例子,可以实现歌曲播放-FPGA embedded system components, it is easy to expand, is an example of the example, you can realize music player
<dahai> 在 2025-01-16 上传 | 大小:14kb | 下载:0

[VHDL编程basicforVHDLIPcoretest

说明:基于VHDL语言的IP核验证 -VHDL-based IP core verification language
<张波> 在 2025-01-16 上传 | 大小:8kb | 下载:0

[VHDL编程TOUBIYINLIAO

说明:verilog HDL自动投币售饮料机程序,分一元和五毛,有找零功能。-verilog HDL automatic coin machine beverage sale procedures, sub-one dollar and fifty cents, and give change function.
<王义> 在 2025-01-16 上传 | 大小:1kb | 下载:0

[VHDL编程VERILOGMIAOBIAO

说明:秒表计时器的verilog实现,是一个教授发表的学术论文。有点参考意义。-Stopwatch timer Verilog realize, is a professor of published academic papers. Somewhat useful.
<王义> 在 2025-01-16 上传 | 大小:256kb | 下载:0

[VHDL编程msmg

说明:米字型数码管的编码方法。自动循环显示至少四个以上单词。-M font encoding method of digital control. Automatic cycle show at least four or more words.
<冉禛> 在 2025-01-16 上传 | 大小:340kb | 下载:0

[VHDL编程bitslip_ctrl

说明:该代码用于实现串行数据的位移,至少实现一位以上的位移-The code used to achieve the displacement of serial data, at least realize the displacement of more than one
<yang> 在 2025-01-16 上传 | 大小:2kb | 下载:0

[VHDL编程combine_module

说明:本代码根据包头、包尾指示,将两路数据合路调度成一路输出-The code according to Baotou, including the end of the instructions will be two-way data path scheduling together all the way into the output
<yang> 在 2025-01-16 上传 | 大小:2kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 3993.94 .95 .96 .97 .98 ... 4311 »

源码中国 www.ymcn.org