[VHDL编程] GPS_CA_CODE_GEN

说明：gps接收机码发生器原代码，已经在实际工程中得到应用。供大家参考。-gps receiver code generator source code, has been applied in practical engineering. For reference.
<TIANKE> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] GPS_CODE_CORRELATE

说明：GPS接收机基带信号处理的相关器处理vhdl程序，已经在工程中得到检验，请放心使用。-Correlator GPS receiver baseband signal processing processing vhdl program has been tested in engineering, ease of use.
<TIANKE> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Correlator22BIT

说明：gps接收机基带信号处理的相关滤波器设计vhdl源程序，已经在实际产品中得到应用与验证，请放心使用。-Correlation filter gps receiver baseband signal processing design vhdl source code, has been applied and verified in the actual product, the ease of use.
<TIANKE> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Bootloader

说明：DSP6713引导程序，可以共烧写flas，用着很方便，共大家参考。-DSP6713 boot program, may be co-programming flash, with a very convenient, a total of reference.
<TIANKE> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CORDIC_CODES_NEW

说明：Cordic VHDL codes full working-Cordic VHDL codes full working..
<guruprasad sp> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] PHASE_ACCUMULATOR

说明：PHASE Accumulator for DFS. VHDL full working codes-PHASE Accumulator for DFS. VHDL full working codes..
<guruprasad sp> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] adcdac_modify

说明：ADC-DAC VHDL Working code for Spartan 3/3E FPGA device
<guruprasad sp> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] QAM-16-OFDM_Module

说明：QAM16-verilog code for OFDM module. includes mapping design
<guruprasad sp> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FLOATING-BUFFER

说明：Floating Buffer verilog code for NOC design used for dynamic reconfiguration.
<guruprasad sp> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：verilog代码编写规范，主要是华为的相关规范，对于想提高FPGA技术的工程师非常有帮助-Verilog code to write specifications, mainly related to the specification of HUAWEI, for the engineers to improve the FPGA technology is very helpful
<wuzhiying> 在 2024-11-20 上传 | 大小：16.99mb | 下载：0

[VHDL编程] alu_1706_VHDLproject

说明：常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算
<xiaobei> 在 2024-11-20 上传 | 大小：1.9mb | 下载：0

[VHDL编程] cpu_register_VHDLproject

说明：常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，本模块是cpu寄存器组 1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.
<xiaobei> 在 2024-11-20 上传 | 大小：1.85mb | 下载：0