[VHDL编程] SEG7_IF

说明：SEG7_IP.v是七段数码管的驱动程序，符合avalon总线协议，可以直接添加七段数码管的ip核使用。-SEG7_IP.v is the seven segment digital tube driver, in line with the Avalon bus protocol, you can directly add the seven segment digital tube IP nuclear use.
<ww> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 2016

说明：VHDL有些项目可作为一个参考，水灯，串行端口，键盘，数字控制等-VHDL some projects can be used as a reference, water lights, serial port FIR, keypad, digital control and so on
<张任> 在 2024-11-20 上传 | 大小：5.75mb | 下载：0

[VHDL编程] new_project

说明：本设计是一种基于FPGA的自动售货机控制系统设计。该设计采用FPGA作为主控，设计自动售货机控制系统。模拟实现自动售货机的货物信息存储、货物的选择与购买、金额收取、余额计算、自动找零、状态显示等功能。 采用ALTERA芯片，QUARRTUS II9.1软件，vhdl描述语言进行设计，并通过modelsim进行仿真，最终验证表明，采用FPGA设计，可以更高效，更稳定，更便捷的实现自动售货机功-This design is a vend
<张任> 在 2024-11-20 上传 | 大小：3.88mb | 下载：0

[VHDL编程] usart_txd_mk3

说明：使用Verilog写的串口发送程序，希望对大家有点用处-Using Verilog write serial transmission program, we hope to be of some use
<缪家骏> 在 2024-11-20 上传 | 大小：3.06mb | 下载：0

[VHDL编程] Vending-Machine-using-Moore

说明：Vending Machine simulation using Moore sequence
<Japerski> 在 2024-11-20 上传 | 大小：45kb | 下载：0

[VHDL编程] Mealy

说明：Example of Mealy sequence in VHDL
<Japerski> 在 2024-11-20 上传 | 大小：37kb | 下载：0

[VHDL编程] Basic_Examples

说明：Basic syntax and codes used in VHDL
<Japerski> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cy4ex14

说明：超声波测距，包括分频模块均值滤波模块计算距离模块-verilog fpga
<姜晓明> 在 2024-11-20 上传 | 大小：4.8mb | 下载：0

[VHDL编程] VHDL-Design-of-31-bit-Pipelined-Adder

说明：The design runs at 316.46 MHz and uses 125 LEs.
<hooman hematkhah> 在 2024-11-20 上传 | 大小：215kb | 下载：0

[VHDL编程] 8-bit-Multiplier

说明：Multiplication is performed in three stages. After reset, the 8-bit operands are “loaded” and the product register is set to zero. In the second stage, s1, the actual serial-parallel multiplication takes place. In the th
<hooman hematkhah> 在 2024-11-20 上传 | 大小：189kb | 下载：0

[VHDL编程] I2C

说明：能够完整实现I2C，有详细的代码注释，非常容易理解。-Can fully realize the I2C, a detailed code notes, very easy to understand.
<glywhh> 在 2024-11-20 上传 | 大小：6.86mb | 下载：0

[VHDL编程] 8-bit-Restoring-Divider

说明：Division is performed in four stages. After reset, the 8-bit numerator is “loaded” in the remainder register, the 6-bit denominator is loaded and aligned (by 2N− 1 for a N bit numerator), and the quotient register i
<hooman hematkhah> 在 2024-11-20 上传 | 大小：224kb | 下载：0