资源列表

« 1 2 ... .79 .80 .81 .82 .83 384.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程m_counter

说明:this project about compteur m bit compiled and implanted in cart fpga xilinx 3E, with file .HDL and .bit
<gps> 在 2024-11-20 上传 | 大小:565kb | 下载:0

[VHDL编程diviseurFrquence50MhzTo1hz

说明:this file about frequency divider 50 MHz to 1 Hz used in 7-segment display
<gps> 在 2024-11-20 上传 | 大小:413kb | 下载:0

[VHDL编程jiecheng

说明:利用Verilog语言中的函数调用实现阶乘运算的功能-Function calls use Verilog language implementation of the factorial function computing
<坚果墙> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程niosLED

说明:FPGA 实现LED,好用的东西 ,好用的东西 -FPGA LED
<孙延帅> 在 2024-11-20 上传 | 大小:12.08mb | 下载:0

[VHDL编程cic_40Mhz

说明:40MHz的CIC滤波器的FPGA设计,内容很完备-CIC filter of FPGA design in 40MHz,content is complete
<程联开> 在 2024-11-20 上传 | 大小:7kb | 下载:0

[VHDL编程fir

说明:FIR滤波器的fpga设计,内容和代码十分完备-fpga design FIR filters, the content is complete
<程联开> 在 2024-11-20 上传 | 大小:7.79mb | 下载:0

[VHDL编程keshengsheji

说明:基于altera公司的cycloneIII的课程设计,主要功能是选手抢答,有倒计时功能,一名选手抢答后其他人无法抢答,倒计时同时停止,若没人抢答,则倒计时归位。-altera company cycloneIII curriculum design based on main function is to answer the players, there is a countdown, after a player who was u
<刘咯> 在 2024-11-20 上传 | 大小:1.45mb | 下载:0

[VHDL编程mux4_to_1

说明:this files in quartus2 are 4 to 1 mux
<woo> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程audio_test

说明:FPGA WM8731 CODEC 录音放音demo-FPGA WM8731 CODEC record & play demo
<徐凡> 在 2024-11-20 上传 | 大小:12.87mb | 下载:0

[VHDL编程DDS

说明:DDS,一项关键的数字化技术,全数字化实现、便于集成、体积小、重量轻。-DDS,A key digital technology, all-digital implementation, ease of integration, small size and light weight.
<姜凌珂> 在 2024-11-20 上传 | 大小:40kb | 下载:0

[VHDL编程rx_uart

说明:rx_uart。uart是通用异步收发传输器,是电脑硬件的一部分。-rx_uart.uart is a universal asynchronous receiver transmitter, is part of the computer hardware.
<姜凌珂> 在 2024-11-20 上传 | 大小:3.33mb | 下载:0

[VHDL编程fulladd

说明:this files in Quartus2 are fulladder
<woo> 在 2024-11-20 上传 | 大小:149kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 384.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org