[VHDL编程] shuzishizhong

说明：多功能数字钟具有如下功能 1．秒／分／时的依次显示并正确计数； 2．定时闹钟：实现整点报时，扬声器发出报时声音； 3．时间设置，即手动调时功能：当认为时钟不准确时，可以分别对分／时进行调整；-The multi-function digital clock has the following features 1. Sec/min/turn and correct count 2. Regular alarm cl
<张小白> 在 2025-03-10 上传 | 大小：30kb | 下载：0

[VHDL编程] VHDL

说明：An active methodology for teaching electronic systems design
<刘洋> 在 2025-03-10 上传 | 大小：9.74mb | 下载：0

[VHDL编程] DDS-SIN

说明：用verilog语言实现DDS的正弦波发送-DDS sine wave sent verilog language
<牛倩> 在 2025-03-10 上传 | 大小：2.51mb | 下载：0

[VHDL编程] altlvds_DesignExample

说明：用FPGA实现LVDS的调用，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-03-10 上传 | 大小：203kb | 下载：0

[VHDL编程] ds18b20

说明：verilog编写的ds18b20温度传感器程序，可综合-ds18b20 program written in verilog
<iweimo> 在 2025-03-10 上传 | 大小：3kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex2

说明：在FPGA中调用LVDS核，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-03-10 上传 | 大小：113kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex3

说明：在FPGA中调用LVDS核，其中包括仿真和源代码。-Using FPGA LVDS
<haifeng> 在 2025-03-10 上传 | 大小：252kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex4

说明：在FPGA中调用LVDS，其中包括仿真和源代码。-using fpga lvds
<haifeng> 在 2025-03-10 上传 | 大小：31kb | 下载：0

[VHDL编程] altlvds_DesignExample_ex5

说明：在FPGA中调用LVDS，其中包括仿真和源代码。-using fpga lvds
<haifeng> 在 2025-03-10 上传 | 大小：12kb | 下载：0

[VHDL编程] openmsp430_latest.tar

说明：开源的MSP430 Verilog源码，供学习使用-Open Source MSP430 Core verilog code, for studying.
<Youlong Tao> 在 2025-03-10 上传 | 大小：30.35mb | 下载：1

[VHDL编程] Grayscale-Conversion-IP

说明：Sobel Edge Detection IP for FPGA using LABVIEW
<refaat> 在 2025-03-10 上传 | 大小：26kb | 下载：0

[VHDL编程] FPGA2FPGA-Comms

说明：LAbview Program file to generate VHDL code shows the communication between two FPGA ICs.
<refaat> 在 2025-03-10 上传 | 大小：259kb | 下载：0