[VHDL编程] MyVGA_BouncingBall

说明：VHDL code for bouncing ball throw VGA port
<sumit> 在 2025-03-10 上传 | 大小：928kb | 下载：0

[VHDL编程] sin

说明：该模块产生以64个时钟为一个周期的正弦波。-The module is a 64 clock cycle of the sine wave.
<刘西> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] Step-wave

说明：通过数字电路实现阶梯波发生器，已包含PCB的设计制作-Staircase generator with digital circuits, with the PCB design
<Terry Xiao> 在 2025-03-10 上传 | 大小：75kb | 下载：0

[VHDL编程] DianZiZhong

说明：智能数字钟完整Verilog HDL代码，数码管显示，三个按键控制，能完整显示年月日和时分秒及对其的调整设置，能设置闹钟，有秒表，有10秒倒计时-Alarmclock Verilog HDL
<豪哥> 在 2025-03-10 上传 | 大小：10kb | 下载：0

[VHDL编程] pc-matrix

说明：简单CPU verilog代码，完全按照COA中描述的结构，是微程序实现-simple structure cpu code, using verilog-HDL, totally struct the organization according to the COA,
<sonicgk> 在 2025-03-10 上传 | 大小：11kb | 下载：0

[VHDL编程] sine

说明：简易的正弦信号发生器，用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
<王呈威> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] zmm_AD9218

说明：adi公司的ad9218的verilog程序，调试通过！谢谢指正-verilog program for the the adi company ad9218, through debugging.Thank correction
<朱明明> 在 2025-03-10 上传 | 大小：5kb | 下载：0

[VHDL编程] a-kind-of-digital-pilvji

说明：简单数字频率计 可以测出较多种信号的频率 简单实用-a kind of digital pilvji
<张萌> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-based-multi-Divider

说明：分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL
<吴红梅> 在 2025-03-10 上传 | 大小：5kb | 下载：0

[VHDL编程] divider

说明：基于FPGa的32为除法器，从别的地方搞来的，给大家共享以下，算是做贡献。-Divider based on the FPGA 32, to engage in from somewhere else, to share the following to be considered to contribute to.
<段亚斐> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：这是一个加法器，可以用来计算多位的加法运算。有需要的可以自己下载。-This is an adder, can be used to calculate the number of addition operations. Needs to download.
<段亚斐> 在 2025-03-10 上传 | 大小：2kb | 下载：0

[VHDL编程] FHT_example

说明：面积和速度的互换是FPGA/CPLD设计的一个重要思想。乒乓操作、串并转换-The balance between area and speed is a important idea in the design of FPGA/CPLD. Ping-pong operation、the conversion between series and parellel
<杨少> 在 2025-03-10 上传 | 大小：362kb | 下载：0