[VHDL编程] booth

说明：booth乘法器的设计，里面内容详细，很适合新手学习-booth multiplier design, which detailed, it is suitable for novice learning
<kk> 在 2025-03-10 上传 | 大小：2.51mb | 下载：0

[VHDL编程] VHDL

说明：本设计中选用目前应用较广泛的VHDL硬件电路描述语言，实现对路*通灯系统的控制器的硬件电路描述，在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译、仿真，并下载到CPLD器件上进行编程制作，实现了交通灯系统的控制过程。-And select and use Descr iption Language applying broader VHDL hardware circuit at present in capita
<陈金峰> 在 2025-03-10 上传 | 大小：260kb | 下载：0

[VHDL编程] sell

说明：自动售饮料机代码，信号定义： clk： 时钟输入； reset： 为系统复位信号； half_dollar： 代表投入5角硬币； one_dollar： 代表投入1元硬币； half_out： 表示找零信号； dispense： 表示机器售出一瓶饮料； collect： 该信号用于提示投币者取走饮料。 -Automatic beverage code
<winstone> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDdianzhenxianshi

说明：8*8 led 点阵显示，可以显示数字、字母，程序简单容易理解-the display program of 8 and 8 led ,it can show Letters and numbers，the program is easy ane understand easily
<刘浩> 在 2025-03-10 上传 | 大小：22kb | 下载：0

[VHDL编程] seg7_verilog

说明：本程序是基于verilog HDL的数码管程序，需要的可以下载。-This procedure is based on Verilog HDL digital tube procedure, need can be downloaded.
<李炯> 在 2025-03-10 上传 | 大小：3.5mb | 下载：0

[VHDL编程] clkdivverilog

说明：本程序是基于verilog HDL的时钟分频程序，需要的可以下载。-This procedure is based on Verilog HDL clock frequency procedures, in need can be downloaded.
<李炯> 在 2025-03-10 上传 | 大小：165kb | 下载：0

[VHDL编程] mux16

说明：本程序是基于verilog HDL的16bit乘以16bit程序，需要的下载。-This procedure is based on the Verilog HDL16bit multiplied by 16bit procedures, the need to download.
<李炯> 在 2025-03-10 上传 | 大小：106kb | 下载：0

[VHDL编程] uartverilog

说明：本程序是基于verilog HDL的串口程序，需要的下载-This procedure is based on Verilog HDL serial procedures, the need to download
<李炯> 在 2025-03-10 上传 | 大小：297kb | 下载：0

[VHDL编程] verilogiic1121

说明：本程序是基于verilog HDL的iic程序，需要的下载-This procedure is based on the Verilog HDL IIC procedures, the need to download
<李炯> 在 2025-03-10 上传 | 大小：443kb | 下载：0

[VHDL编程] acc

说明：全加器，比较器等verilog hdl代码 以及测试代码-Full adder verilog hdl code of the comparator
<徐鹏伟> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] gray

说明：verilog语言编写的十分频器源码和测试文件-a program of ten divider,with a source and test file,using the verilog language
<Princess> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] Frequency-meter-design.docx

说明：1用P1或P3口，产生一方波信号，频率为1000Hz，用LCD显示频率和周期 2将输出信号输入到另一端口作频率计的信号输入端，测量此方波信号的频率、周期和脉宽，在另一LCD上将参数值显示出来。 3设置一功能键，能将当前LCD上的信号值锁定 -P1 or port P3, resulting in a party wave signal, a frequency of 1000Hz LCD displays frequency
<> 在 2025-03-10 上传 | 大小：306kb | 下载：0