[VHDL编程] Add_sub_struc

说明：8位加减器，八位减法器与加法器，用过一个控制端可以自由变换，采用移位加法方式，用途广泛，利用减法位补码加法的理论实现。-8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of sub
<李莫> 在 2025-03-10 上传 | 大小：528kb | 下载：0

[VHDL编程] A

说明：基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) de
<ruohai> 在 2025-03-10 上传 | 大小：93kb | 下载：0

[VHDL编程] PS2_Demo

说明：lease read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<taltindag> 在 2025-03-10 上传 | 大小：55kb | 下载：0

[VHDL编程] FFT

说明：本程序为FFT的一个蝶形运算单元，输入位4位，输出8位，由于乘法器的原因，分实部与虚部，输出也为实部虚部，对其进行组合可实现FFT变换，其中乘法器为快速的列阵乘法器。-FFT butterfly unit, the input bit 4bit output 8bit, due to the multiplier, divided into real and imaginary parts, the output for the rea
<李莫> 在 2025-03-10 上传 | 大小：2.08mb | 下载：0

[VHDL编程] fpga

说明：利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计，不但具有较高的测量精度，而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量，在前端输入加整形电路即可。-The cymoneter that be implemented with using the VHDL (Very High Speed Integrated Hardware Descr iption
<张新> 在 2025-03-10 上传 | 大小：35kb | 下载：0

[VHDL编程] xapp1064

说明：Source-Synchronous Serialization and Deserialization (up to 1050 Mb/s)
<tn> 在 2025-03-10 上传 | 大小：193kb | 下载：0

[VHDL编程] xapp953

说明：Two-Dimensional Rank Order Filter Author: Gabor Szedo
<tn> 在 2025-03-10 上传 | 大小：525kb | 下载：0

[VHDL编程] spartan6_spice_1.0

说明：spartan-6 spice simulation model
<tn> 在 2025-03-10 上传 | 大小：6.82mb | 下载：0

[VHDL编程] FPGA_VHDL

说明：FPGA编程适用于初学者，对刚学的人有很大的好处-FPGA programming for beginners who have just learned a great advantage
<许军> 在 2025-03-10 上传 | 大小：376kb | 下载：0

[VHDL编程] DC

说明：DC综合的重要资料，帮助深刻理解DC综合的全方面-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
<kk> 在 2025-03-10 上传 | 大小：676kb | 下载：0

[VHDL编程] DC

说明：DC综合的重要资料，帮助深刻理解DC综合，在建立时间和保持时间的设置上很有帮助-DC Comprehensive important information to help a deep understanding of the DC Comprehensive
<kk> 在 2025-03-10 上传 | 大小：676kb | 下载：0

[VHDL编程] ASICinoutport

说明：VERILOG设计双向端口的详细教程，里面有几个详细例子-VERILOG design a detailed tutorial of the bi-directional port, there are several detailed examples
<kk> 在 2025-03-10 上传 | 大小：1.25mb | 下载：0