[VHDL编程] PN4

说明：语言：VHDL 功能：该PN4序列的特点为将一个4位序列的前两位取异或，再让序列左移一位，用异或的结果作为序列的最后一位。序列周期是15，即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测，首先捕获相位。然后，规定测试的码的总个数，统计这些码中有多少个不能满足PN序列特点的，用计数器统计个数。如果发现误码过多，可能是相位失调，重新捕获相位，再进行误码检测。 仿真工具：modelsim 综合工具：quartus
<huangjiaju> 在 2025-03-10 上传 | 大小：4kb | 下载：0

[VHDL编程] SRAM

说明：语言：VHDL 功能：利用VHDL编程，实现FPGA对SRAMIS61LV24516的读写操作。由于是针对IS61LV24516型号进行读写的，如果不是此型号的SRAM需要对程序进行时序修改。 仿真工具：modelsim 综合工具：quartus -Language: VHDL function: the use of VHDL programming, FPGA on SRAMIS61LV24516 read and
<huangjiaju> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] DDS-SIN

说明：基于DDS原理的幅度，频率可调的正弦波发生器，内含单片机读键盘和1602的显示程序-DDS based on the principle of amplitude, frequency tunable sine wave generator that contains 1602 microcontroller read the keyboard and display program
<weiwenfeng> 在 2025-03-10 上传 | 大小：8.57mb | 下载：0

[VHDL编程] I2C

说明：语言：verilog 功能：用Verilog HDL编写的I2C主机串行通信的程序。两条总线线路：一条串行数据线 SDA， 一条串行时钟线 SCL；串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s，快速模式下可达 400kbit/s ，高速模式下可达 3.4Mbit/s；在数据传输过程中，当时钟线为高电平时，数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化，会被认为是控制信号。 仿真工具：model
<huangjiaju> 在 2025-03-10 上传 | 大小：8kb | 下载：0

[VHDL编程] VHDLDigitalClock

说明：数字钟的VHDL语言实现基本功能，包括 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）； -Digital clock in the VHDL language for basic functions, including 1,24-hour count display 2, when a school function (hour, minut
<xiezunzhong> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] FSM

说明：有限状态机，用Verilog语言，执行正确，仿真通过。-Finite state machine, with the Verilog language, the implementation of the right, simulation pass.
<uyuy0401> 在 2025-03-10 上传 | 大小：332kb | 下载：0

[VHDL编程] isa

说明：计算机组成原理实验报告及课程安排，里面有具体指令的设计思路。-Computer Organization and curriculum lab reports, there are specific instructions design ideas.
<uyuy0401> 在 2025-03-10 上传 | 大小：1.66mb | 下载：0

[VHDL编程] alu

说明：运算器实现，运用Veriolog语言，编程实现，无错误，顺利编译，可执行，仿真图正确~-ALU implementation, the use of Veriolog language, programming, error-free, smooth build, executable, simulation plan correctly ~
<uyuy0401> 在 2025-03-10 上传 | 大小：215kb | 下载：0

[VHDL编程] move

说明：桶形移位器，运用Verilog语言，编程实现，仿真正确，顺利执行。-Barrel shifter, the use of Verilog language, programming, simulation is correct, the successful implementation.
<uyuy0401> 在 2025-03-10 上传 | 大小：306kb | 下载：0

[VHDL编程] Reg16

说明：寄存器组的原理实现，16位，Verilog语言实现，仿真成功。-Register realization of the principle, 16, Verilog language, the simulation successfully.
<uyuy0401> 在 2025-03-10 上传 | 大小：381kb | 下载：0

[VHDL编程] DE2_CCD_sobel

说明：通过摄像头图像的提取，在FPGA开发板上实现的，主要实现了图像轮廓的提取-Extraction of the image through the camera, in the FPGA implementation of the development board, the main achievement of the image contour extraction
<枫雪> 在 2025-03-10 上传 | 大小：251kb | 下载：0

[VHDL编程] z_motor_driver

说明：VERILOG 直流无刷驱动模块，可进一步完善并优化。 已通过测试-VERILOG brushless DC drive module can be further improved and optimized. Has been tested
<tcw822> 在 2025-03-10 上传 | 大小：2kb | 下载：0