[VHDL编程] dsp

说明：WCDMA中频FPGA DSP处理程序，DSP采用TMS320C6203，完成FPGA的调制参数配置和各物理信道编码数据的发送。-DSP program fot WCDMA middle-frequency FPGA. Use TMS320C6203 as DSP chip.
<dingyy> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] 5

说明：基于SYSTEMVIEW的HDB3码编码器实验设计，看看吧-Based on the HDB3 Encoder SYSTEMVIEW experimental design and see for yourself
<张证验> 在 2025-03-10 上传 | 大小：206kb | 下载：0

[VHDL编程] i2c

说明：I2C verilog代码，支持master和slave方式，内置CPU接口-I2C verilog RTL code， support master and slave mode
<dingyy> 在 2025-03-10 上传 | 大小：13kb | 下载：0

[VHDL编程] mdio

说明：MDIO verilog RTL代码，SOC可以通过MDIO接口来访问外部PHY等慢速外设-MDIO verilog RTL code
<dingyy> 在 2025-03-10 上传 | 大小：4kb | 下载：0

[VHDL编程] LEON2_Nocache

说明：
<hamed> 在 2025-03-10 上传 | 大小：458kb | 下载：0

[VHDL编程] VHDLguoliangjiance

说明：过零检测，输出部分有整数部分和偏移部分组成-Zero-crossing detection, the output part of the integer part and offset a part
<liutao> 在 2025-03-10 上传 | 大小：673kb | 下载：0

[VHDL编程] ModelSim2

说明：利用Modelsim工具进行逻辑分析的教程，这是第二部分-Logic analysis tools using Modelsim tutorial, this is the second part of the
<liutao> 在 2025-03-10 上传 | 大小：190kb | 下载：0

[VHDL编程] CLK_DIV

说明：用来产生一个电路的基准的时钟信号，并可以以此为基准产生其他与此时钟信号成倍数时钟信号-Used to generate a reference clock signal circuit and can produce this as a reference clock signal into the other and the clock multiplier
<da> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] bin2bcd

说明：用来将二进制的信号转化成BCD码形式的信号，用来在数码管上显示相应的数字。-To the binary signal into BCD code in the form of signals, used in the digital display the corresponding number.
<da> 在 2025-03-10 上传 | 大小：247kb | 下载：0

[VHDL编程] generator

说明：信号发生器，用来产生输入的所要求的相应的信号并输出该信号。-Signal generator, used to generate the required input and output signals corresponding to the signal.
<da> 在 2025-03-10 上传 | 大小：352kb | 下载：0

[VHDL编程] lab4showTAs

说明：4 seg display, button debouncer, and controller for parking meter
<notjustcarbon> 在 2025-03-10 上传 | 大小：711kb | 下载：0

[VHDL编程] KTMTNC

说明：5 lab organization computer
<le> 在 2025-03-10 上传 | 大小：4.02mb | 下载：0