[VHDL编程] shuzipinlvji

说明：设计一个能测量方波信号的频率的频率计，测量的频率范围是0 999999Hz，结果用十进制数显示。 -Design a frequency meter measuring the frequency of the square wave signal, the measurement frequency range is 0 ~ In 999999Hz The results are shown in decimal.
<miqiuso> 在 2025-02-13 上传 | 大小：108kb | 下载：0

[VHDL编程] Carry_Select_Adder_Verilog

说明：进位选择加法器，verilog实现。包含3个TB。-Carry Select Adder. Verilog fulfilled. Three testbenches included.
<张昊溢> 在 2025-02-13 上传 | 大小：3kb | 下载：0

[VHDL编程] VeriRISC_CPU_Verilog

说明：Verilog硬件描述语言实现VeriRISC CPU。模块包含：8位寄存器，5位计数器，32*8 RAM，8位ALU，MUX，顺序控制器，时钟生成器。包含TB。-This code is to model a VeriRISC CPU. It incorporates several modules: 8-bit register, 5-bit counter, 32 by 8 RAM, 8-bit ALU, scalable MUX
<张昊溢> 在 2025-02-13 上传 | 大小：9kb | 下载：0

[VHDL编程] bch_dec

说明：BCH编解码 Features : – allows to correct up to 2 errors. – supports 16/32/64/128 bit memories (typical memory word sizes). – operates on complete memory words in a single cycle. – pure combinational logic design-T
<luobing> 在 2025-02-13 上传 | 大小：1.05mb | 下载：0

[VHDL编程] rs232

说明：串口传输，传输协议为RS232。RS-232C标准是美国EIA（电子工业联合会）与BELL等公司一起开发的1969年公布的通信协议。-Serial transmission, the transmission protocol for RS232. RS-232C standard communication protocol is developed with the EIA (Electronic Industries Associ
<陈恺> 在 2025-02-13 上传 | 大小：3kb | 下载：0

[VHDL编程] 32_by_8_RAM

说明：32*8 RAM。Verilog实现。包含TB。-32 by 8 RAM. Testbench included.
<张昊溢> 在 2025-02-13 上传 | 大小：3kb | 下载：0

[VHDL编程] m_seq

说明：Verilog HDL 实现的4位二进制 16个m序列产生-Verilog HDL m_seq
<Joe> 在 2025-02-13 上传 | 大小：1.85mb | 下载：0

[VHDL编程] 自动电梯控制

说明：基于vhdl的电梯控制。对于控制电梯的上升与下降
<546154790@qq.com> 在 2013-04-19 上传 | 大小：5.02mb | 下载：0

[VHDL编程] C6416DSK

说明：dsp图像处理程序 imlib库等的使用技巧-DSP image processing program imlib library use skills
<wangxingbin> 在 2025-02-13 上传 | 大小：1.2mb | 下载：0

[VHDL编程] channel_loss

说明：数字中频接收机,有助于您加深对多速率信号处理机中频数字接收机设计的理解-IF digital receiver can help U understand the principle of digital receiver.
<张昉璞> 在 2025-02-13 上传 | 大小：2.32mb | 下载：0

[VHDL编程] internet_test

说明：xilinx SP605 板卡，网口设计。echo设计，实现接收单字符并返回的功能，同时从串口显示输出内容-Xilinx SP605 board, network port design. echo design, implementation, receiving single character and returns the output from the serial port at the same time
<zhangshuo> 在 2025-02-13 上传 | 大小：11.81mb | 下载：0

[VHDL编程] count-1

说明：基于Verilog的仿真，各个进制的计数器仿真。-Verilog-based simulation, the simulation hex ​ ​ counter.
<li> 在 2025-02-13 上传 | 大小：1.41mb | 下载：0