[VHDL编程] vme_sv

说明：voice modulation engine, a DSP processor with test bench written in SystemVerilog
<jijo> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGA_drive_VGA_test_verilog

说明：FPGA drive VGA test verilog
<飞琳_feeling> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] LED

说明：led数字钟实现时、分计时大学法规定地方官方宣传大概-led clockadasdasdcdgh吃饭不构成vbn
<liuguidfg> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] division_imp4_v5

说明：Code VHDL for Newton Raphson BCD Division and Carry Save Multiplication in BCD
<Juan Manuel> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] ps2

说明：ps2接口的实验程序，包含4个文件，其中有分频器-ps2 interface experimental procedures, including the four documents, including divider
<fangzhendong> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] multiplier

说明：Moving panes can get confusing, and you may not always obtain the results you expect. Practice moving a pane around, watching the gray outline to see what happens when you drop it in various places. Your layout will
<fandy mahatma jaya> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] AND

说明：vhdl code for AND gate
<vasu> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] BCHdecode

说明：BCH(63,56) decode,verilog
<liudm0> 在 2025-02-13 上传 | 大小：8kb | 下载：2

[VHDL编程] X

说明：
<洪依> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] CPUInterfaceDesignWithVHDL

说明：采用VHDL设计的CPU接口电路，源代码-CPU interface circuit, Designed using VHDL。 the source code
<> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] I2C

说明：语言：verilog 功能：用Verilog HDL编写的I2C主机串行通信的程序。两条总线线路：一条串行数据线 SDA， 一条串行时钟线 SCL；串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s，快速模式下可达 400kbit/s ，高速模式下可达 3.4Mbit/s；在数据传输过程中，当时钟线为高电平时，数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化，会被认为是控制信号。 仿真工具：model
<huangjiaju> 在 2025-02-13 上传 | 大小：8kb | 下载：0

[VHDL编程] vhdl5

说明：some vhdl sourcecode for freshmen
<chenjiada> 在 2025-02-13 上传 | 大小：8kb | 下载：0