[VHDL编程] shiyansan

说明：简易数字频率计 实验设计 数字系统设计 采用模块化设计 -Simple digital frequency meter experimental design digital system design is modular in design
<mengchenyezi> 在 2025-04-24 上传 | 大小：2.29mb | 下载：0

[VHDL编程] traffic

说明：交叉口多相位信号控制机，包含分频模块及主控模块，各方向绿灯时间不同，12个led灯分别控制-Multi Phase signal controller with frequency module and main control module, the green light in each direction at different times, 12 led lights control
<李祥云> 在 2025-04-24 上传 | 大小：81kb | 下载：0

[VHDL编程] CAN-Bus-IP-Core

说明：ＦＰＧＡ中ＣＡＮ总线的ＩＰ核，加入工程中既可以使用。-CAN bus in FPGA IP, can be used to join the project
<wutao> 在 2025-04-24 上传 | 大小：66kb | 下载：0

[VHDL编程] pianoend

说明：用8×8点阵显示“1 2 3 4 5 6 7”七个音符构成的电子琴键盘。其中点阵的第一列用一个LED点亮表示音符“1”，第二列用二个LED点亮表示音符“2”，依此类推-88 dot matrix display " 1 2 3 4 5 6 7" of seven notes of the piano' s keyboard. The first column of the lattice with a LED l
<李俊君> 在 2025-04-24 上传 | 大小：496kb | 下载：0

[VHDL编程] 1_lab1

说明：（1）熟悉S6 CARD实验板； （2）熟悉ISE集成开发环境； （3）3比特加法器仿真与上板实验； （4）m序列产生器仿真与在板Chipscope调试 -(1) be familiar with the S6 CARD experimental board (2) be familiar with ISE Integrated Development Environment (3) 3-bit adder simu
<李俊君> 在 2025-04-24 上传 | 大小：2.62mb | 下载：0

[VHDL编程] pivotal-game-driver-code

说明：基于Verilog的贪食蛇游戏驱动代码及算法分析-Verilog-based pivotal game driver code and algorithm analysis
<Virgil> 在 2025-04-24 上传 | 大小：325kb | 下载：0

[VHDL编程] DigitalDesignofSignalProcessing

说明：This chapter begins from the assertion that the advent of VLSI (very large scale integration) has enabled solutions to intractable engineering problems.
<Virgil> 在 2025-04-24 上传 | 大小：9.28mb | 下载：0

[VHDL编程] SC_CPU

说明：single cycle CPU element design with Verilog
<Virgil> 在 2025-04-24 上传 | 大小：13.66mb | 下载：0

[VHDL编程] f_adder

说明：该工程描述的是一位全加器，可以用此作为基础，搭建多位全加器-The project descr iption is a full adder can use this as a basis to build a number of full adder
<范泛> 在 2025-04-24 上传 | 大小：262kb | 下载：0

[VHDL编程] Verilog

说明：Verilog HDL高级数字设计 上海交大微电子学院 何卫锋 蒋剑飞-Advanced Digital Design Verilog HDL He Weifeng Jiang Jianfei, Shanghai Jiaotong University School of Microelectronics
<吴小米> 在 2025-04-24 上传 | 大小：2.28mb | 下载：0

[VHDL编程] traffic_lights

说明： 交通灯控制器控制红（r）、绿（g）、黄（y）三种不同颜色的交通灯，这三种不同颜色灯的亮、灭分别由三个定时器（timer1、timer2、timer3）控制；  当某个定时器工作时，它所控制的交通灯亮，直到设定的定时时间到（该定时器状态由’0’变’1’），交通灯跳转到另一种状态；  clk是脉冲控制端（图中未标出）；reset是异步复位端，复位状态为红色交通灯亮； ᠏
<吴胜兵> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] wwww

说明：整个电路由单一饮料控制电路模块binctr.vhd和顶层电路模块refill.vhd组成；其中顶层电路模块中包含两种饮料控制电路，一种饮料为cola，另一种饮料为diet。其中每一种饮料的最大数量为3，当两种饮料的剩余数量均为0时使refill_bins置1。binctr.vhd控制电路以递减计数器为基础，并将该模块作为一个component包含在package中。-The entire circuit is controlled by
<吴胜兵> 在 2025-04-24 上传 | 大小：17kb | 下载：0