资源列表

« 1 2 ... .53 .54 .55 .56 .57 1158.59 .60 .61 .62 .63 ... 4311 »

[VHDL编程DE2_115_Audio

说明:DE2-115开发板音频录放verilog HDL代码-DE2-115 development board audio recorders verilog HDL code
<张海军> 在 2025-02-14 上传 | 大小:1.82mb | 下载:0

[VHDL编程DE2_115_NIOS_DEVICE_LED

说明:DE2-115开发板的LED灯设计 Verilog HDL语言编写-DE2-115 development board LED lamp design Verilog HDL language
<张海军> 在 2025-02-14 上传 | 大小:3.95mb | 下载:0

[VHDL编程DE2_115_NIOS_HOST_MOUSE_VGA

说明:DE2-115开发板的verilog HDL的VGA设计-DE2-115 development board VGA verilog HDL design
<张海军> 在 2025-02-14 上传 | 大小:4.09mb | 下载:0

[VHDL编程DE2_115_PS2_DEMO

说明:DE2-115开发板的PS2的Verilog HDL语言设计-The DE2-115 development board of the PS2 Verilog HDL language design
<张海军> 在 2025-02-14 上传 | 大小:89kb | 下载:0

[VHDL编程xapp1015

说明:SDI接口的VHDL实现,XILINX官网的设计参考-SDI interface VHDL realize XILINX official website design reference
<王凯> 在 2025-02-14 上传 | 大小:596kb | 下载:0

[VHDL编程pailiezuhe

说明:基于fpga的多功能数字钟,并且用1602显示,24小时,可调时,分,秒-Fpga-based multi-function digital clock, and with the 1602 show, 24 hours, adjustable hours, minutes, seconds
<水茜> 在 2025-02-14 上传 | 大小:160kb | 下载:0

[VHDL编程ddr2

说明:基于xilinx spartan -3A DSP的ddr2控制器-Based on the Xilinx Spartan-3A DSP DDR2 controller
<朱义> 在 2025-02-14 上传 | 大小:11.57mb | 下载:0

[VHDL编程FIFO

说明:很好的FIFO学习资料,由最简单的结构开始,教你如何设计FIFO。-Good FIFO learning materials, starting from the most simple structure, teach you how to design a FIFO.
<李路路> 在 2025-02-14 上传 | 大小:549kb | 下载:0

[VHDL编程1602

说明:基于Verilog的液晶初始化程序。本程序可初始化基于FPGA的1602模块。-Verilog-based LCD initialization procedure. This procedure can initialize the based FPGA module 1602.
<李路路> 在 2025-02-14 上传 | 大小:5kb | 下载:0

[VHDL编程FPGA

说明:FPGA初学者的宝典,内有27个有价值的实例,让你轻轻松松学会FPGA。-The complete collection of questions and of the FPGA beginners, within the there are 27 valuable an instance of, let you relax lightly learn to the FPGA.
<李路路> 在 2025-02-14 上传 | 大小:1.24mb | 下载:0

[VHDL编程GPSDECODE

说明:完成GPS的IRIG_B码解码,已经模块化,并且有详细的中文注释-Completed the GPS IRIG_B of decoding modular, and there are detailed notes in Chinese
<乐百事> 在 2025-02-14 上传 | 大小:4kb | 下载:0

[VHDL编程multiplication

说明:1.sign_multi文件夹中是有符号数的乘法运算,实现了4bit*4bit的数据运算。 2.unsign_multi文件夹中是无符号的4bit*4bit运算。 以上两个文件均通过Quartusii综合 另外每个文件夹中又包括sign_multi_modelsim和unsign_multi_modelsim文件夹,其中包含了用modelsim仿真的所有文件,已调试通过仿真。-1.sign_multi folde
<刘栋> 在 2025-02-14 上传 | 大小:7.91mb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 1158.59 .60 .61 .62 .63 ... 4311 »

源码中国 www.ymcn.org